如何最大程度降低PCB互连设计中RF效应？

Ferrya

如何最大程度降低PCB互连设计中RF效应？

电路板系统的互连包括：芯片到电路板、PCB板内互连以及PCB与外部器件之间的三类互连。在RF设计中，互连点处的电磁特性是工程设计面临的主要问题之一，本文介绍上述三类互连设计的各种技巧，内容涉及器件安装方法、布线的隔离以及减少引线电感的措施等等。 　　目前有迹象表明，印刷电路板设计的频率越来越高。随着数据速率的不断增长，数据传送所要求的带宽也促使信号频率上限达到1GHz，甚至更高。这种高频信号技术虽然远远超出毫米波技术范围(30GHz)，但的确也涉及RF和低端微波技术。 　　RF工程设计方法必须能够处理在较高频段处通常会产生的较强电磁场效应。这些电磁场能在相邻信号线或PCB线上感生信号，导致令人讨厌的串扰(干扰及总噪声)，并且会损害系统性能。回损主要是由阻抗失配造成，对信号产生的影响如加性噪声和干扰产生的影响一样。 　　高回损有两种负面效应：1.信号反射回信号源会增加系统噪声，使接收机更加难以将噪声和信号区分开来；2.任何反射信号基本上都会使信号质量降低，因为输入信号的形状出现了变化。 　　尽管由于数字系统只处理1和0信号并具有非常好的容错性，但是高速脉冲上升时产生的谐波会导致频率越高信号越弱。尽管前向纠错技术可以消除一些负面效应，但是系统的部分带宽用于传输冗余数据，从而导致系统性能的降低。一个较好的解决方案是让RF效应有助于而非有损于信号的完整性。建议数字系统最高频率处(通常是较差数据点)的回损总值为-25dB，相当于VSWR为1.1。 3 d2 Z8 H' ]3 `5 l$ T　　PCB设计的目标是更小、更快和成本更低。对于RFPCB而言，高速信号有时会限制PCB设计的小型化。目前，解决串扰问题的主要方法是进行接地层管理，在布线之间进行间隔和降低引线电感(studcapacitance)。降低回损的主要方法是进行阻抗匹配。此方法包括对绝缘材料的有效管理以及对有源信号线和地线进行隔离，尤其在状态发生跳变的信号线和地之间更要进行间隔。 * Q3 P4 {$ U+ I3 e* Z* X. `　　由于互连点是电路链上最为薄弱的环节，在RF设计中，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。电路板系统的互连包括芯片到电路板、PCB板内互连以及PCB与外部装置之间信号输入/输出等三类互连。

cj223356

学习一下，谢谢分享