这个做开关电路有没有问题

hyz12888 · 发表于 2019-3-5 11:33

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

这个做开关电路有没有问题

hyz12888 · 发表于 2019-3-7 09:47

niuth 发表于 2019-3-6 12:32
" H `- y1 \/ Z# IMOS管导通后，会造成栅源控制电压消失，器件自身会反复断开和导通，是这种设计思想吗？

现在SPI1_MOSI是PMOS输入有3.3V 。我想实现NPN三极管IO口高电平导通，PMOS G极低电平导通，SPI1_MOSI拉低，现在这个电路拉不低

Frank9523 · 发表于 2019-3-20 10:38

楼主的图在于虽然PMOS在NPN三极管导通情况下，G极被拉低实现了VGS<0，满足PMOS导通的条件；但一旦PMOS导通，S极会被拉到D极电位（也即拉低），此时VGS约为0，不满足PMOS导通条件，又关断了；
21#的图可实现楼主想要的功能；

hyz12888 · 发表于 2019-3-8 10:43

KOGBOYQQ 发表于 2019-3-7 16:587 _7 E% @ K. F' J/ o
你的電路P4_0，LOW的時候Q3 pin2-3.3V，pin3-0V
* t5 |( M- @* F J" |+ R* b" sP4_0 high的時候Q3 pin-3.3V, pin3-3.3V ; o+ G, [& V- O7 z) X: b2 C
是嗎？

P4_0是单片机给高，NPN导通，PMOS G极变低，我想实现PMOS输入脚拉低

renxiangbing1 · 发表于 2019-3-5 20:44

我感觉有问题，
第一，应该用NMOS
第二，mos接反了，按现在的接法，信号一直都是通的，由左向右

hyz12888 · 发表于 2019-3-6 09:17

现在P4_0 IO口给高MMBT2222打开后，SPI1不能拉低

shineysunwxy · 发表于 2019-3-6 10:46

去掉两个管子中间的那个10K电阻就可以了

niuth · 发表于 2019-3-6 12:32

MOS管导通后，会造成栅源控制电压消失，器件自身会反复断开和导通，是这种设计思想吗？

jacky401 · 发表于 2019-3-6 14:02

这种电路主要用于电源的开关，你可以先说一下你的功能需求。

fzxld1905 · 发表于 2019-3-6 14:06

SPI1_MOSI应该为源端输入，off-page方向有问题。查看AO3423 Pmos的导通VGS为多少，测量一下。看这电路感觉当Q4导通后，G端电压分压了S端，确定是否能满足导通条件吧。

hyz12888 · 发表于 2019-3-6 15:56

P4_0 IO口给高电平三极管导通，我想实现SPI1_MOSI 三极管导通后拉低。SPI1_MOSI 是VCC输入，

xiaojianpan · 发表于 2019-3-6 16:32

学习，学习！

千里之行 · 发表于 2019-3-6 17:18

1、很明显没有用，不管输入如何变，输出都是低；
2、电路太复杂了，要考虑隔离，一个电阻，一个二极管就可以了。

th2010-gc01 · 发表于 2019-3-6 18:40

这样把G级的电阻改一下就没问题了！

如图把G极的电阻改一下接法就没问题了！

hyz12888 · 发表于 2019-3-7 09:10

th2010-gc01 发表于 2019-3-6 18:408 h" z n* R6 Z, Z# [7 K
如图把G极的电阻改一下接法就没问题了！

我是想实现PMOS导通后输入会拉低

hyz12888 · 发表于 2019-3-7 09:43

shineysunwxy 发表于 2019-3-6 10:46: w3 R1 ~! S$ a, F- W
去掉两个管子中间的那个10K电阻就可以了

不行

7shmily · 发表于 2019-3-7 14:07

本帖最后由 7shmily 于 2019-3-7 14:16 编辑

XUEX

帐号		自动登录	找回密码
密码			注册

这个做开关电路有没有问题

EDA365欢迎您登录！

点评

点评

点评

点评

推荐内容 /1