找回密码
 注册
关于网站域名变更的通知
查看: 2023|回复: 31
打印 上一主题 下一主题

这个做开关电路有没有问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-3-5 11:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
这个做开关电路有没有问题
/ i! h4 m& l; ^4 ]% W: c

QQ图片20190305113058.png (32.6 KB, 下载次数: 13)

QQ图片20190305113058.png

该用户从未签到

推荐
 楼主| 发表于 2019-3-7 09:47 | 只看该作者
niuth 发表于 2019-3-6 12:32
- r; ?. w( o2 g* R% m- `MOS管导通后,会造成栅源控制电压消失,器件自身会反复断开和导通,是这种设计思想吗?

  E. l% o* M) B0 R现在SPI1_MOSI是PMOS输入有3.3V 。  我想实现NPN三极管IO口高电平导通,PMOS G极低电平导通,SPI1_MOSI拉低,现在这个电路拉不低
5 |& k% J' k) N0 E6 \

该用户从未签到

推荐
发表于 2019-3-20 10:38 | 只看该作者
楼主的图在于虽然PMOS在NPN三极管导通情况下,G极被拉低实现了VGS<0,满足PMOS导通的条件;但一旦PMOS导通,S极会被拉到D极电位(也即拉低),此时VGS约为0,不满足PMOS导通条件,又关断了;. a. u* c0 `' h* f) t+ f. V
21#的图可实现楼主想要的功能;

该用户从未签到

推荐
 楼主| 发表于 2019-3-8 10:43 | 只看该作者
KOGBOYQQ 发表于 2019-3-7 16:58
6 ^+ s  W% ]! Y你的電路P4_0,LOW的時候Q3 pin2-3.3V,pin3-0V % r8 D6 X  ~# m1 q
P4_0 high的時候Q3 pin-3.3V, pin3-3.3V  
8 j$ l* ^( @3 o! z* P是嗎?

2 f. `. u) |* L: P. RP4_0是单片机给高,NPN导通,PMOS G极变低,我想实现PMOS输入脚拉低- X9 T' j9 y7 \( s: P* y9 i

# Y: ]; j1 `- Q1 t, ^6 s

该用户从未签到

2#
发表于 2019-3-5 20:44 | 只看该作者
我感觉有问题,) g( D6 v# l( Y8 t/ w
第一,应该用NMOS
- C. i1 }& I; ^: J9 u第二,mos接反了,按现在的接法,信号一直都是通的,由左向右( @8 y. ^, }, s3 I  A2 z$ n

该用户从未签到

3#
 楼主| 发表于 2019-3-6 09:17 | 只看该作者
现在P4_0 IO口给高MMBT2222打开后,SPI1不能拉低
4 l6 E3 W& }5 y& l9 f

该用户从未签到

4#
发表于 2019-3-6 10:46 | 只看该作者
去掉两个管子中间的那个10K电阻就可以了

点评

不行  详情 回复 发表于 2019-3-7 09:43
  • TA的每日心情
    开心
    2025-7-1 15:11
  • 签到天数: 1150 天

    [LV.10]以坛为家III

    5#
    发表于 2019-3-6 12:32 | 只看该作者
    MOS管导通后,会造成栅源控制电压消失,器件自身会反复断开和导通,是这种设计思想吗?

    点评

    现在SPI1_MOSI是PMOS输入有3.3V 。 我想实现NPN三极管IO口高电平导通,PMOS G极低电平导通,SPI1_MOSI拉低,现在这个电路拉不低  详情 回复 发表于 2019-3-7 09:47

    该用户从未签到

    6#
    发表于 2019-3-6 14:02 | 只看该作者
    这种电路主要用于电源的开关,你可以先说一下你的功能需求。
  • TA的每日心情
    奋斗
    2020-3-4 15:38
  • 签到天数: 1 天

    [LV.1]初来乍到

    7#
    发表于 2019-3-6 14:06 | 只看该作者
    SPI1_MOSI应该为源端输入,off-page方向有问题。查看AO3423 Pmos的导通VGS为多少,测量一下。看这电路感觉当Q4导通后,G端电压分压了S端,确定是否能满足导通条件吧。

    该用户从未签到

    8#
     楼主| 发表于 2019-3-6 15:56 | 只看该作者
    P4_0 IO口给高电平三极管导通,我想实现SPI1_MOSI 三极管导通后拉低。SPI1_MOSI 是VCC输入,

    该用户从未签到

    10#
    发表于 2019-3-6 17:18 | 只看该作者
    1、很明显没有用,不管输入如何变,输出都是低;
    * r2 |3 H2 p. `- a. u; t' j2、电路太复杂了,要考虑隔离,一个电阻,一个二极管就可以了。9 Q/ k, `: u/ z+ @& [4 N
  • TA的每日心情
    开心
    2025-6-30 15:08
  • 签到天数: 994 天

    [LV.10]以坛为家III

    11#
    发表于 2019-3-6 18:40 | 只看该作者
    ; i9 A: l+ c6 m7 C
    3 p; ^8 \; Y( }# R
    如图把G极的电阻改一下接法就没问题了!  c+ p4 E# l/ y0 `3 f0 w! L

    点评

    我是想实现PMOS导通后输入会拉低  详情 回复 发表于 2019-3-7 09:10

    该用户从未签到

    12#
     楼主| 发表于 2019-3-7 09:10 | 只看该作者
    th2010-gc01 发表于 2019-3-6 18:40
    ) A% P6 T! _$ R  Z0 E如图把G极的电阻改一下接法就没问题了!
    / `0 I2 M& O9 R; k
    我是想实现PMOS导通后输入会拉低% q6 S: g  g- ]. U

    点评

    那你输入要有电阻隔离才行!  详情 回复 发表于 2019-3-7 14:11

    该用户从未签到

    13#
     楼主| 发表于 2019-3-7 09:43 | 只看该作者
    shineysunwxy 发表于 2019-3-6 10:468 `, j7 H) H! w8 L/ i# \
    去掉两个管子中间的那个10K电阻就可以了

    ( S( U( G3 k+ W) ]  ^; l不行
    ( B! _; |  q1 U4 M. J
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-2 04:29 , Processed in 0.109375 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表