找回密码
 注册
查看: 1585|回复: 4
打印 上一主题 下一主题

请教,磁珠对信号上升时间的影响

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-4-14 20:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
笔记本的VGA信号上升时间过长,与标准相比差了一个数量级,测试磁珠两端的信号,磁珠前端的上升时间是1.3ns,磁珠后端就为19ns左后。请问是怎么回事,有什么改善的办法,非常感谢!

该用户从未签到

2#
发表于 2009-4-15 10:43 | 只看该作者
你可以选择磁珠参数阻抗小一些的,比如你现在选的是100M@100 Ohm, 你换个100M@ 30 Ohm,或50M@100 Ohm! A1 m: h1 F7 V" V& ^& d; R0 @# w
说点原理,就是信号中的高频分量被磁珠吸收了,本来你应该选个高通的,结果你选个低通的。

该用户从未签到

3#
发表于 2009-4-15 11:48 | 只看该作者
磁珠就是一低通滤波器。* C) h* b4 l' G: ]4 e" N% w% P
你的磁珠的频点选的太低了,造成高次谐波被filter了
  • TA的每日心情
    开心
    2019-12-3 15:20
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    4#
    发表于 2009-4-15 16:35 | 只看该作者
    楼上二位所言极是。

    该用户从未签到

    5#
     楼主| 发表于 2009-4-15 23:26 | 只看该作者
    很感谢各位!!现在问题基本得到解决,把磁珠参数阻抗换小了,上升时间在3ns左后,符合要求。对EMI的影响会很大。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-25 10:42 , Processed in 0.062500 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表