CML向LVPECL转变

chenqinte

像lvds中，在差分线中往往要匹配一个100ohms的阻抗。那在CML向LVPECL传输中需要注意些什么东西，比如需要不需要匹配阻抗等。

chenqinte

是不是要把每条差分线的特性阻抗设为50ohms，再在每条差分线上端接一个50ohms的阻抗（交流耦合）

chenqinte

* `7 b: D8 k& j1 p8 r9 }
CML接口的输出电路形式是一个差分对管，该差分对的集电极电阻为50，如图3所示，输出信号的高低电平切换是靠共发射极差分对管的开关控制的，差分对的发射极与地之间的恒流源典型值为16mA，假定CML输出负载为一50上拉电阻，则单端CML输出信号的摆幅为VCC至VCC-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为VCC-0.2V。若CML输出采用交流耦合至50负载，这时的直流阻抗由集电极电阻决定，为50，CML输出共模电压变为VCC-0.4V，差分信号摆幅仍为800mVP-P。在交流和直流耦合情况下输出波形如图4所示。

. {! l0 a7 k8 o% t) j& D红色这句话怎么理解

chenqinte

$ ?- K; e+ p$ |/ \% ~+ H' d: Z  p$ B* f谁知道这个50ohms的上拉电阻是怎么确定的吗，还有他的作用是什么