求大神指教一下DDR4 UDIMM走线规则，要取舍哪一个比较合适？

StefanWei · 发表于 2019-1-23 17:03

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

下图一是Inter的guideline建议，建议一层走完的channelA的走线，但是由于上下空间比较拥挤，没有空间调整线距之间能达到3W

图二是实际走线，想把一部分的线移动到第三层走线（即图二粉色的线：一部分CAM和4组DATA），这样就可以达到线距在3W

请大神帮忙看一下，是调整到同一层好点，还是不在同一层而线距能达到3W好点？感谢！

we167527 · 发表于 2019-1-24 08:24

大神~坐的高手回答！
不过我觉得还是符合3W规则好点~可以减少串扰。

lawliet0906 · 发表于 2019-1-24 09:08

頂一個, 等大神回應~

dzkcool · 发表于 2019-1-24 09:24

建议放到不同层去。
1、从信号质量来说，最好是放到不同层去，并拉开线距，降低串扰。
2、放到不同层去更容易达到Intel Guideline中有关于各组线长度的要求。
3、要注意保证放到不同层后，它们的参考层符合Intel Guideline要求。
如果有条件的话，最好做一下仿真或请Intel验证一下。

chencang · 发表于 2019-2-3 17:14

等长同层是关键。不同层要最好层结构要相同。

dqwuf2008 · 发表于 2019-2-3 22:42

学习

dqwuf2008 · 发表于 2019-2-3 23:03

学习了

haitun020420 · 发表于 2019-2-22 16:08

学习

t123654 · 发表于 2019-2-23 19:51

学习学习

miller678 · 发表于 2019-2-25 08:20

学习

zhangxiang0270 · 发表于 2019-3-21 14:42

放在同层好，因为表层和内层速度会有差异，信号通过同样长度的表层和内层走线所花费的时间不一样，Inter有的要求严的平台内层走线的长度是实际走线长度X一个系数

zhangxiang0270 · 发表于 2019-3-21 15:01

还有Inter的DDR间距有好多间距不是3W的，要按芯片资料要求来。

anguchou · 发表于 2019-7-19 12:07

帐号		自动登录	找回密码
密码			注册

求大神指教一下DDR4 UDIMM走线规则，要取舍哪一个比较合适？

EDA365欢迎您登录！

推荐内容 /1