Altera推荐的无符号数的乘法

Zedd · 发表于 2019-1-23 10:36

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

Altera推荐的无符号数的乘法

Example 12-5: Verilog HDL Unsigned Multiply-Accumulator
module unsig_altmult_accum (dataout, dataa, datab, clk, aclr, clken);
input [7:0] dataa, datab;
input clk, aclr, clken;
output reg[16:0] dataout;
reg [7:0] dataa_reg, datab_reg;
reg [15:0] multa_reg;
wire [15:0] multa;
wire [16:0] adder_out;
assign multa = dataa_reg * datab_reg;
assign adder_out = multa_reg + dataout;
always @ (posedge clk or posedge aclr)
begin
if (aclr)
begin
dataa_reg <= 8'b0;
datab_reg <= 8'b0;
multa_reg <= 16'b0;
dataout <= 17'b0;
end
else if (clken)
begin
dataa_reg <= dataa;
datab_reg <= datab;
multa_reg <= multa;
dataout <= adder_out;
end
end
endmodule

Demyar · 发表于 2019-1-23 15:19

这个太棒了感谢楼主

帐号		自动登录	找回密码
密码			注册

Altera推荐的无符号数的乘法

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1