深入了解 pull high 电阻！

net_king

这些电阻在电学上是做什么用的？
& y$ F0 A1 w7 Z9 v是否是传说中的pull hig?
- V* F/ m7 f) g6 o# H! Z' _pull high 与终端电阻是同一个概念吗？
虑波用吗？还是加电压？
最重要的问题？如果 在pcb中做走线的等长是否需要加上交叉点到电阻的长度？

kljy911

上拉电阻,增加驱动能力

forevercgh

1.提供端口默认状态
. s$ j* S6 ]* u% L2 G1 f! s2.OC,OD门
, q/ T, X( F+ n6 a1 ?8 X. d3.阻抗端接
! s+ c# k- \. s, _* r
等长设置在pin pair之间设置比较合理，也就不包括了上拉引入的stub

liqiangln

不过上拉49.9欧姆这个值比较奇怪，能知会一下这个FPGA的IO端口是是什么电平吗？
7 p" n' l- l5 d5 b9 {2 w, d如果是1.8V的HSTL/SSTL 通常是上拉到0.9V的，如果仅仅就是简单的上拉，那么通常是利用弱上拉的原理，上拉1K/4.7K, 这样有状态保持和驱动能力1.8/1K= 1.8mA的能力。

net_king

) R: y8 l% D- d1 ]9 }) E# Z4 z

1.提供端口默认状态
2.OC,OD门
3.阻抗端接
) X: R# o- w7 Y0 Z  z* i
( T  k( e/ V: Z2 `' Y" T8 |: I" ~等长设置在pin pair之间设置比较合理，也就不包括了上拉引入的stub
* J2 l7 a$ u6 P9 y% t" cforevercgh 发表于 2009-4-2 14:41

6 [' Q) D, I9 V3 A8 p  J; u7 X其中
; w% K; T6 Z: ^; R3 {2 x' A2.OC,OD门
3.阻抗端接
2 Z5 o9 u1 A' |8 @这两个概念比较陌生！
" l  ~/ @! K7 m! K3.阻抗端接 在pcb上，表现为什么呢？
3 R+ n* ?3 s3 N3 s0 @' n6 a3 ~" N谢谢！
FPGA的IO端口
& y/ K* ]! T1 T; ~; _) Y这个说明也比较陌生！指的是rj45吗？还是pci-e？又或者ddr？ 分别是3.3v，2.5v，1.5v.

jesuswilliam

OC，OD，指的是open collector，open drain，分别是三极管的和场效应管的一个极，如果在芯片内部open的话，没有上拉是不能产生偏置电压，也就无法开启三极管或者场效应管，输出电流。
0 M4 ^" R0 w/ E+ V3 h
阻抗端接，指的是对于高速信号，对于阻抗匹配的要求会很高，否则会产生反射，造成干扰，要在源端（吸收二次反射）和终端（吸收一次反射）进行端接，尽量达到阻抗的匹配。
/ q/ f1 ]: C  k' @5 \! s% J; @. a: M
至于FPGA的端口。。。FPGA的管脚可以自己定义，所以都是双向的，就是IO，可以输出可以输入。

hust_yojin

图中的芯片好像是FPGA，但是为什么要用49。9的上拉电阻呢？如果单是上拉的话用K级以上的电阻比较合适，因为49.9的电阻在信号电平为低时耗电很大！做传输线匹配么？ 但这种匹配个人感觉不合适。

hust_yojin

楼主请先确认你这个原理图的正确性