DDR高频电路怎么样控制EMC,EMI呢 ?

whdstv · 发表于 2014-5-13 16:39

可能是参考平面没处理好

EDADQP · 发表于 2015-3-13 13:50

当原理图和layout都基本没有设计缺陷的时候，也许可以看看是不是 CPU内软件设置出了问题.这也是一大隐患.

yp8282092 · 发表于 2015-3-13 17:58

欠缺需要学习

古莘 · 发表于 2015-3-14 22:32

线走内层、表层铺地，打地过孔，时钟线串电阻！

沙漠风铃 · 发表于 2015-3-15 09:03

不错的DDR3的layout指导，可以详细研究一下

liangyw_015 · 发表于 2015-5-17 11:48

值得借鉴

帐号		自动登录	找回密码
密码			注册

推荐内容 /1