EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
重新思考快速宽频ADC中的数字下变频
宽带每秒数千兆个样本(GSPS)模数转换器(ADC) 为高速采集系统带来众多性能优势。这些ADC在高采样率和输入带宽下提供较宽的可见频谱。然而，有些情况需要宽带前端，有些则要求能够滤波并调谐为较窄的频带。 当应用只需要较窄带时，用ADC采样、处理和传送宽带频谱本身就低效，而且还耗能。当数据链路占用赛灵思FPGA中的大量高速收发器，只为在后续处理中对宽带数据进行抽取和滤波时，就会产生不必要的系统负担。赛灵思FPGA收发器资源可以得到更好的分配，以接收所需的低带宽并疏导来自多个ADC的数据。可在FPGA的多相滤波器组信道器中针对频分复用(FDM) 应用进行额外滤波。 高性能GSPS ADC现将数字下变频(DDC)功能在信号链中进一步提升，以使其位于基于赛灵思FPGA的设计解决方案的ADC之中。该方案为高速系统架构师提供了多种新的设计选择。然而，由于该功能对ADC来说相对比较陌生，因此工程师可能就DDC模块在GSPS ADC中的运行存在一些设计相关问题。让我们理清一些最常见的问题，以便设计人员能够更有信心地使用这种新技术。 为了充分获得DDC的性能优势，设计中还要包含滤波器-混频器组件以作为抽取的补充。
| 
/1 
发表于 2018-12-18 09:46
收藏
淘帖
支持！
反对！