EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
EMI解决方法之多层PCB设计 ' V- J- w- q: }6 l# s
2 u/ L7 P$ M% w我们知道，在进行电路设计时，为了提高产品的性能，我们必须要考虑到其所受电磁干扰情况。解决EMI问题的办法很多，现代的EMI抑制方法包括：利用 EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
8 D1 H: f4 C; l ![]()
5 v+ N& Q0 O* l5 W* g( K, y i; K* @6 m2 y2 t1 U
电源汇流排- _( ^4 E- X2 e9 H/ J. r" c4 G) Y+ A
, |6 K+ U* q; W+ E( t: P$ V在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容 无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要 的共模EMI干扰源。我们应该怎么解决这些问题? 6 F3 e8 u! ]7 A5 g
5 ?& J6 t. v0 S X7 V1 s就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。
% H9 U, F: @ S$ V! _( ^
' }+ y% M! F6 ^; _# _ \7 D当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。
1 t# j# C( j0 Z, \
7 ]; `4 I, F% d+ }8 m4 G( [% Z为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好?问题 的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等 效电容约为75pF。显然，层间距越小电容越大。 , B4 V& j$ L2 ?; V- z0 s' X
上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在 100到300ps范围的器件将占有很高的比例。对於100到 300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介 电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。 ) ^/ F0 t1 k$ k
% n4 `1 l4 O4 O' V# H8 A尽管未来可能会采用新材料和新方法，但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。 + R4 z* g/ a! p( m) ]$ ]* o: j+ v A
9 s7 e F9 l! y' y/ {3 d2 W- M
+ o( ^7 o! [* l3 d) b. U& v | 
/1 
发表于 2018-12-17 11:21
收藏
淘帖
支持！
反对！