高速PCB设计解决EMI问题的九大规则

Diabloa

高速PCB设计解决EMI问题的九大规则

       本文是楼主以前在别人的空间看到的 拿出来分享给大家 希望能帮助大家   
5 S1 n) j' J) y- S+ V5 s

       随着信号上升沿时间的减小及信号频率的提高，电子产品的EMI问题越来越受到电子工程师的关注，几乎60%的EMI问题都可以通过高速PCB来解决。以下是九大规则：
1 ~$ I* j& N1 h# E4 H
高速PCB设计解决EMI问题的九大规则

+ t2 v7 x% T, k　　规则一：高速信号走线屏蔽规则
3 N( \/ H3 l7 W
    在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。
7 h9 q' n2 ~# L; J
) g5 K/ N2 m( s/ s) x, n- M; j　　规则二：高速信号的走线闭环规则

    由于PCB板的密度越来越高，很多PCB制造 LAYOUT工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
. x  z" p' l! G& y! F/ F
8 H- @7 O  B5 h. T& x" W　　规则三：高速信号的走线开环规则
6 _& M0 }0 W& g% j  p" ^
7 k0 `+ ]; ^2 b' A- p    规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。

; ^* P  X, d- f　　时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。
( t5 {' T2 q- }" u
　　规则四：高速信号的特性阻抗连续规则
8 z( y# H. i( O2 \4 K
: f1 W/ ?1 I" ?" l* }" o- T  U0 Z    高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续，不同层的走线阻抗必须连续。

5 H! v' e$ P+ k9 N, L- h    规则五：高速PCB设计的布线方向规则
, @3 V5 ?* Z3 h9 ^3 }, P7 R
' d, K: V. j+ R- n1 M- `- ~    相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射。
% }: e$ L$ i4 d$ I* s. c' y. ^/ @
! r9 h8 y+ R# R& n, ^% w; P　　简而言之，相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
, _6 j2 u4 x9 W8 q5 a
　　规则六：高速PCB设计中的拓扑结构规则
; d9 d# D! N  H- L
    在高速PCB设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功还是失败。
; C4 D% e8 t6 V
- _( |$ v( w" e" i2 h     菊花链式拓扑结构，一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。

　　规则七：走线长度的谐振规则

    检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。

- J; Z7 ]/ q) H( a　　规则八：回流路径规则

, Q+ V$ c+ r' P3 }    所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
) z# ]9 d( P6 O! P; J) |
. G% e) y( n2 K/ |　　规则九：器件的退耦电容摆放规则
  _) V7 p' B: ^1 D* u4 e
    退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

wu68aq

赞一个