高速PCB设计解决EMI问题的九大规则

Diabloa

高速PCB设计解决EMI问题的九大规则

       本文是楼主以前在别人的空间看到的 拿出来分享给大家 希望能帮助大家   


       随着信号上升沿时间的减小及信号频率的提高，电子产品的EMI问题越来越受到电子工程师的关注，几乎60%的EMI问题都可以通过高速PCB来解决。以下是九大规则：
: c' t+ Z8 D3 t& E( A& H
高速PCB设计解决EMI问题的九大规则

　　规则一：高速信号走线屏蔽规则

2 o' \  Q3 \% A) \& O    在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。

　　规则二：高速信号的走线闭环规则

    由于PCB板的密度越来越高，很多PCB制造 LAYOUT工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
! K0 P1 k: @5 I0 g
3 D. c, U+ d- p# ?  X% D　　规则三：高速信号的走线开环规则

9 b3 R- X. \/ t2 o  R    规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。
; [5 G3 W" K* V% t; X. ]& S* L# t! D) K
9 b& x! h0 e! I　　时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。

3 W6 c$ u. ]/ {　　规则四：高速信号的特性阻抗连续规则

' E1 x9 l7 k# D9 g6 j7 Z    高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
( I( z; s! V, v( ]) m
9 g' g$ W5 F& w    规则五：高速PCB设计的布线方向规则
" b/ W2 H1 D2 f
9 J  H+ h3 w8 C- f' V7 E; X% h$ w$ s    相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射。

& `; o6 |$ o. d5 B9 }4 X' D　　简而言之，相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。

% q9 R' V4 o- ?6 G: Y) x　　规则六：高速PCB设计中的拓扑结构规则
% T3 R, N$ \$ D$ \. d5 \# N( ~
    在高速PCB设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功还是失败。
2 s8 ^8 E# ^* t! V8 q
3 `+ t6 S+ N5 R& d$ v     菊花链式拓扑结构，一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。

7 J3 f' p  n$ E( p. B+ I+ I* `　　规则七：走线长度的谐振规则
' E& w: i5 X" x6 S# a
5 b3 [9 R. F# x! _0 E- X    检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
4 W0 h  m& w* X" S6 v
4 G$ {, l, H, w$ X2 x4 r　　规则八：回流路径规则
8 K: N$ Z" O% F2 [# j0 K
5 X+ [6 V* C. Z8 L$ i    所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
8 ]2 J% }# a  }" G& D& q6 q9 p3 N
　　规则九：器件的退耦电容摆放规则

- a5 F+ Q  B: r2 h% I. L    退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

wu68aq

赞一个