找回密码
 注册
查看: 595|回复: 6
打印 上一主题 下一主题

LDO环路稳定性及其对射频频综相噪的影响

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-13 09:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
LDO环路稳定性及其对射频频综相噪的影响

摘要

相位噪声是时钟、射频频综最为关注的技术指标之一。影响锁相环相噪的因素有很多,比如电源、参考源相噪、VCO自身的相噪、环路滤波器的设置等。其中,电源引入的低频噪声往往对锁相环的近端相噪有着很大的影响。对于高性能的时钟和射频频综产品,为了获得极低的相噪性能,往往采用低噪声的LDO供电。然而,采用不同的LDO给频综供电,取得的相噪性能往往会有很大差别,同时,LDO外围电路设计也会影响到频综的相噪性能。

本文首先简要地介绍了LDO的噪声来源及环路稳定性对输出噪声的影响;其次,根据调频理论推导出VCO的相位噪声与LDO的噪声频谱密度的理论计算关系。在此基础上,为了验证LDO噪声对射频频综输出相噪的影响,分别采用TPS7A8101和TPS74401 LDO评估板给TRF3765射频频综评估板供电,对比测试这两种情况下的TRF3765相噪曲线;同时,为了验证LDO环路稳定性对频综相噪的影响,针对TPS7A8101评估板的参考电路做出部分修改,并对比测试了电路修改前后的TRF3765输出相噪。

游客,如果您要查看本帖隐藏内容请回复



该用户从未签到

7#
发表于 2021-2-6 16:06 | 只看该作者
thanks for your sharing 感謝分享 学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-3-7 02:32 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表