哪种时钟走线好点呢？

lzhcqu

我做一个6层板
. n3 O9 J7 F, r% }top
& e% }0 b, o. h6 u6 VGND
* a# H2 g/ O! r+ |% [4 r* tS
POWER
GND
BOTTOM

0 g$ D8 ^/ O# J( Q' b4 u1 N其中要有两个SDRAM需要接一根100M的时钟信号线
' e% b% ^% B% b
请问我是把时钟线一直走top层好呢（这样就可以没有过孔）
5 `- Q0 `' S3 g7 n' m还是通过过孔走S层好点呢（内层电磁屏蔽效果好点）

请各位兄弟姐妹帮帮忙
我没有经验
谢谢了

vikingrex

都可以吧。100M的频率不高。对SDRAM的布线也很容易实现。
时钟线要做的尽量短。
当然打几个过孔是没问题的。
//如有不妥之处欢迎高手指正。

liqiangln

100M的时钟最好跟你的数据线，地址线放在同一层，阻抗长度好控制，并且对EMI也有好处。
+ V, ]: o! m( D! E( Z# w# a& p7 p( h: B过孔没问题，在几百兆上。

lzhcqu

我的是两个SDRAM
数据线 地址线 时钟 控制线等加起来有100多根
在同一层走线有点困难
我想把地址线走top层
8 x+ l& Q; {2 X9 _时钟线和地址线走S层
把控制线和DQM线走bottom层
各位看怎么样呀？？

lzhcqu

还有时钟线到两个SDRAM的线长是不是应该等长呀？

lzhcqu

问一个等长的问题
这两个SDRAM的数据线都应该等长
还是各自的数据线等长就可以了呀？

vikingrex

感觉是各自的。。
' x% u$ Y% i/ ?7 v) G$ S两片SDRAM的时钟不一样，数据是靠各自时钟来锁存的。。

lzhcqu

那么两个时钟线不等长的话会不会出现这种情况呢：？？

! {/ h  [5 F# J% Q- T一个芯片先收到信号并响应，另一个芯片隔很久才收到，刚开始响应，这次的操作已经结束了。而CPU读的话，一个芯片响应了，将数据放出来，另一个芯片却还没收到控制信号，那么CPU读到的就是缺少了一部分的数据，那就是错的了。