找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: lzhcqu
打印 上一主题 下一主题

请教关于6层板叠层设计的问题

[复制链接]

该用户从未签到

16#
发表于 2013-7-22 22:16 | 只看该作者
rogetxu 发表于 2013-7-3 19:10 6 P- ?* n6 N# W/ c$ ]
符合需求就行。 一般推荐是比较规范的叠层。
7 I. |' }1 u# i真正的高速是走在表层的
, F! f: K' K3 w; F8 e1 J! [1 h
为什么真正的高速时走在表层的呢,我接触到的都是直接走的内层,表层只走很短的一段,或者只是扇出。3 k/ R! `+ ~' {3 `/ }/ o: k
从我目前的知识来看,高速信号高频分量很多,在表层处理不好EMI会比较严重吧
6 E2 a4 F3 ~/ _9 ^( c! I而且如果走表层是为了防止短桩效应的话,尽量走在内层比较深的层面也可以啊
7 P' t/ I1 v  h) v* _* A我接触到的资料上6gbps以下的速率都不需要探讨短桩效应  n/ c( {, t0 C. A
麻烦能不能详解下高速线走在表层的原因?3q

该用户从未签到

17#
发表于 2013-7-24 21:58 | 只看该作者
surface microstrip的一边的介质使空气,传输延迟小。
7 N( `8 O& C" U' Kstripline 在2个固体介质中间。2个参考平面有电容性耦合,传输当然要低点。
# t, @4 y" p4 f/ {8 n+ Astripline 的信号边缘超过1ns就更明显。! a2 @$ O" F$ n# o9 \
我们Layout 10Gbps 传输线时就不敢放在内层。
; r5 g7 _- l8 I; e) [* a2 A) B, u4 l  Q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 10:49 , Processed in 0.093750 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表