找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: lzhcqu
打印 上一主题 下一主题

请教关于6层板叠层设计的问题

[复制链接]

该用户从未签到

16#
发表于 2013-7-3 19:10 | 只看该作者
钰头 发表于 2013-6-5 15:39 ( l# V6 h& I$ P  F8 r
wuxiaotao这个才是正解,高速信号最好离top面远一点.
3 _$ p2 k; D/ o0 T: C0 Z* q
符合需求就行。 一般推荐是比较规范的叠层。& x. g0 x) P8 Q& k) G8 ^# f
真正的高速是走在表层的

该用户从未签到

17#
发表于 2013-7-22 22:16 | 只看该作者
rogetxu 发表于 2013-7-3 19:10
8 `8 F- ~+ b3 u. f符合需求就行。 一般推荐是比较规范的叠层。( [6 h7 R6 v. p2 t% r* X
真正的高速是走在表层的
% @! c# q* X- U! {, i9 c0 g
为什么真正的高速时走在表层的呢,我接触到的都是直接走的内层,表层只走很短的一段,或者只是扇出。
/ D! X# \  E0 N/ W从我目前的知识来看,高速信号高频分量很多,在表层处理不好EMI会比较严重吧* G9 |9 q( J2 z5 R( N
而且如果走表层是为了防止短桩效应的话,尽量走在内层比较深的层面也可以啊, A/ }  P! W/ j9 \' g6 [
我接触到的资料上6gbps以下的速率都不需要探讨短桩效应9 V& h$ I) O( t
麻烦能不能详解下高速线走在表层的原因?3q

该用户从未签到

18#
发表于 2013-7-24 21:58 | 只看该作者
surface microstrip的一边的介质使空气,传输延迟小。
9 q/ D: X- N: q* C+ Pstripline 在2个固体介质中间。2个参考平面有电容性耦合,传输当然要低点。
$ y, i6 o, \9 O  [7 X/ v; A; Wstripline 的信号边缘超过1ns就更明显。7 K& h+ _1 a8 w1 ?
我们Layout 10Gbps 传输线时就不敢放在内层。9 V& q  S7 p) u9 I, z5 r7 a
# f% k' X2 g3 X, c
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-12 05:16 , Processed in 0.109375 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表