请教一个vhdl小程序的问题

chenxfei

程序一：
; v+ E; ?/ U# G# z  l) G3 wentity latch is
: D# q7 \& S6 e3 [    Port ( D : in  STD_LOGIC;
2 M4 B' o/ m9 p# p# X. |           ENA : in  STD_LOGIC;
           Q : out  STD_LOGIC);
5 z. x* l# m0 y7 C$ n1 f0 `$ H4 oend latch;
  ^( S" U8 o& }! karchitecture Behavioral of latch is
' C% d/ `- K- Z% s$ J  SIGNAL sig_save :STD_LOGIC;
    begin
    PROCESS(D,ENA)
* r+ S8 U0 L& }& D     begin
     IF(ENA='1') THEN
      SIG_SAVE<=d;
    END IF;   
" b: `# t; W4 X9 r     Q<=SIG_SAVE;
   
   END PROCESS;

  w0 U3 }$ m- x4 E; g  Aend Behavioral;
& Q$ j5 T, p1 N+ e2 y4 I: z程序二：
. |/ t) i+ F& e9 _; r/ `, Z% Y! p  Rentity latch is
    Port ( D : in  STD_LOGIC;
           ENA : in  STD_LOGIC;
           Q : out  STD_LOGIC);
7 T" p1 o- K* |0 {2 }end latch;
7 _6 S$ F! k2 P; Garchitecture Behavioral of latch is
  －－SIGNAL sig_save :STD_LOGIC;
    begin
0 N+ W9 _; r3 A, M* f) @+ \    PROCESS(D,ENA)
' d4 c) z4 s3 d     begin
  K5 v; Z; d1 k7 e     IF(ENA='1') THEN
# s# S  R3 |' ~. P　　　Ｑ<=D;
" N% @" {* G8 l) z: W- p0 p    －－  SIG_SAVE<=d;
    END IF;   
     －－Q<=SIG_SAVE;
# Z( r/ }. O1 y, o' u   
2 O$ u/ c9 }5 \: K# J   END PROCESS;

end Behavioral;
! J/ d; T- S- h' R% m两个程序变动很少，第一个程序，Ｑ与Ｄ的前一个状态一致，即锁存Ｄ的前一个状态，而程序二Ｑ与Ｄ的当前值一致，为什么？？

kellerman

你肯定第一个程序是Q与D的前一个状态一致而不是与当前状态一致吗？

flyingwxj

我对 VHDL 不是很熟。
在程序一中：
' L$ ?3 k  C- K1 E. u3 T如果 PROCESS 里面是顺序执行的话，Ｑ就会与Ｄ的前一个状态一致；而如果是并行执行的话 Ｑ就会与Ｄ的当前值一致。
程序二没什么好说的。

marshal_li

信号有延时的