找回密码
 注册
关于网站域名变更的通知
查看: 338|回复: 0
打印 上一主题 下一主题

高速传输知识点

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-9-4 13:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
高速传输知识点

8 N; w% ~) P6 @0 L一、当信号在导线上高速传输时,如果始端阻抗与终端阻抗不匹配,将会出现电磁波的反射现象,它会使信号失真,产品有害的干扰脉冲,从而影响整个系统运行。
  N/ X6 v) r  J二、通常,数字逻辑电路的频率达到或超过50MHz,而且工作在这个频率之上的电路占整个系统的1/3以上,就可以称其为高速电路。0 s4 ?; I* V( k% T5 R
三、传输线效应,传输线会对整个电路设计带来以下效应:
, j5 r: k8 h* h% H. ~9 N           1、反射信号(Reflected signals)
: z. C/ A5 G- D2 o8 e& O           2、延时和时序错误(Delay & Timing errors)0 C1 g$ i& x$ T5 |% t- N6 H
           3、多次跨越逻辑电平门限错误(False switching)
2 @  z4 t+ O* [. }( K9 Y  }; V           4、过冲与下冲(Overshoot & Undershoot)# k) P3 U7 ^- w/ w! v* g
           5、串扰(Crosstalk)4 @) I# W, W& Y2 w0 n
           6、电磁辐射(EMI radiation)
; r; P* i( c- z# |! C& c$ U- u四、反射信号
/ q# N8 C. F  x- [       反射信号产生的主要原因是过长的走线、未被匹配终结的传输线、过量电容或电感及阻抗失配。6 t- W9 r, w" \  C, S
五、信号延时和时序错误2 q* m( I4 u* [1 L
       信号延时和时序错误表现为信号在逻辑电平的高、低门限之前的变化时,保持一段时间信号不跳变。信号延时产生的原因包括驱动过载和走线过长。
7 L8 m* N' B8 @+ R' S0 M六、多次跨越逻辑电平门限错误
, M' J: y) R* E+ m& Q       信号在跳变的过程中可能多次跨越逻辑电平门限,从而导致这一类型错误的发生。多次跨越逻辑电平门限错误是信号振荡的一种特殊形式,即信号的振荡发生在逻辑电平门限附近,多次跨越逻辑电平门限将导致逻辑功能紊乱。
9 ~. U. u2 {  b$ J' W) O' e/ T七、过冲和下冲& q4 W  p% W/ i% L6 u1 s' L
       走线过长或者信号变化太快,可以导致过冲和下冲的发生。虽然大多数元器件接收端有输入保护二极管保护,但有时这些过冲电平会远远超过元器件电源电压范围,仍会导致元器件的损坏。" [, G* X0 m; R, t& x0 \8 c5 k
八、串扰
1 T' C4 Q* K1 q3 z! w$ S       在一根信号线上有信号通过时,在PCB板上与相邻的信号线上就会感应相关的信号,这种现象称之为串扰。异步信号和时钟信号更容易产生串扰。解决串扰的方法是移开发生串扰的信号或屏蔽严重干扰的信号。信号线距离地线越近,或加大线间距,可以减少串扰信号。
  x1 m- S9 Z' U九、电磁辐射, \$ g2 H* z; E0 z
       电磁干扰(Electro-magnetic inteRFerence,EMI),EMI 产生的主要原因是电路工作频率太高及布局、布线不合理。/ N7 L3 L. s) P/ M6 U+ Y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 01:24 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表