|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）
) L% m% o& U7 T0 Y+ H1 q 菜单Design->rules。只针对常用的规则进行讲解：
+ z; j9 R/ m8 W% N, P' R+ M- E * Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出
$ J; _. m) G) E" t问题) h( K g% Z0 @. z# s' G! n
* Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导
) O# i4 J6 k# h6 R, S线宽8mil以上，diameter5 q3 k* h6 o9 g; P% j. ]7 ^3 d" m; P
比hole size大10mil 以上% O, n" m* ^6 }9 R$ k0 L; f2 F
* Width Constraint:导线宽度设置，建议>10mil7 a2 K7 u0 c: t
21. 由SCH生成PCB时提示出错(Protel)
( P9 ] T4 M, v2 P9 B sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误' E0 y2 F L5 ?- J1 Q% d
错误类型 解决办法
" ~: M |0 M7 v: \5 ^(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加, d8 C- ?, u5 X8 m; o. L* W
(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node.
1 c) {- z( N% k- X(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
收藏
淘帖
支持！
反对！
楼主
发表于 2016-10-25 14:42