找回密码
 注册
查看: 2020|回复: 6
打印 上一主题 下一主题

8层盲埋孔板的叠层问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-2-12 14:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
版主,您好。有一个关于8层盲埋孔板的叠层问题,想请教您。cpu是三星的S3C2443(Pitch 0.5mm),叠层是这样安排的:Top、S1、GND、S2、Power、GND、S3、Bottom,器件在Top,很多信号通过盲孔(1-2)走S1层,当然Top层也有走线。这样的叠层导致Top层和S1层的走线没有被屏蔽起来,可能会有向外辐射的问题。请问,这样的板子怎样安排叠层更好,谢谢。

该用户从未签到

2#
发表于 2009-2-12 15:07 | 只看该作者
原则上最好在元件面的第二层或倒数第二层设为GND。
  A6 a) f5 {2 Q5 F1 l  q% }' W( O0 ~: m3 L
按照LZ的叠层方案,可以折衷在S1和TOP层进行GND的灌铜,并通过via(2-5埋孔)与GND平面连接。
% s1 J7 V  H/ D3 r/ c) `
; g# p0 }+ f7 J# i8 k( @S1和TOP层也要多打GND 的via,以便良好的连接到GND平面层,也可以起到很好的屏蔽效果。

该用户从未签到

3#
发表于 2009-2-12 15:08 | 只看该作者
并尽量将重要的线在S2层.注意相邻层的线路不可平行。

该用户从未签到

4#
 楼主| 发表于 2009-2-12 15:14 | 只看该作者
原则上最好在元件面的第二层或倒数第二层设为GND。jimmy 发表于 2009-2-12 15:07

0 ~5 n* }0 |$ p! J* {$ w是想这样做的,但是迫于盲埋孔的制板成本,1阶第二层只能安排信号层了。

该用户从未签到

5#
发表于 2009-2-12 15:16 | 只看该作者
那就尽量保证TOP和S1层的GND灌铜面积大一点,并多打via过孔。

该用户从未签到

6#
 楼主| 发表于 2009-2-12 15:18 | 只看该作者
看来也只能这样了。多谢多谢。

该用户从未签到

7#
发表于 2009-2-12 15:24 | 只看该作者
设计文件方便的话,可以发给我欣赏一下.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-2 05:56 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表