|
|
Mentor_Graphics_Design_Capture_v2000.5 原理图输入 ( x) D) h1 c- q; S" Q! B K5 f) X3 H
Mentor_Graphics_Design_View_v2000.5 原理图输入及集成管理环境 2 Q2 x+ x9 P: ?5 X) F/ n4 y- r/ a' c+ o& ^# V
Mentor_Graphics_Signal_and_Vision_Analyzer_v2000.5 传输线分析工具和信号完整分析 9 B! z5 D6 i/ p, h- r
& e* {. w) d3 I0 x8 z; lMentor_Graphics_Expedition_PCB_v2000.5 设计及自动布线 a3 G9 M% G3 F! G( D. j
' |& ~4 k' T3 I3 k, [Mentor_Graphics_Library_and_Parts_Manager_v2000.5 库管理工具和元器件管理 ' n8 M. [$ D9 ?' U
3 {3 G# z/ s& Z, V8 B4 {' qMentor_Graphics_Analog_Designer_v2000.5 模拟电路仿真器 7 G/ L' I; |/ T6 y
, k; Y% T- [3 `# H& N1 R2 r" vMentor_Graphics_Betasoft_Thermal_Analysis_v2000.5 板级热分析 4 |' W/ ~' L0 q8 p2 r$ y3 L, \/ [& H
Mentor_Graphics_Report_Writer_v2000.5 5 ^' [- y9 o9 M2 a$ x0 p
6 w& C- T2 x/ ?0 L9 t( SMentor_Graphics_Variant_Manager_v2000.5 ; W% J2 r# ^0 ^. U' v- l# B/ j0 {
Mentor_Graphics_Suite_v2000.5 $ a6 O4 w1 }. t( m" G9 Y& r: W
: {, A6 H4 {$ _3 F! G+ a2 |" oMentor_Graphics_Discovery_PCB_Viewer_v2000.5 # p5 A8 I. r2 U7 F
6 Z* M, W: R7 }! _8 ]# X5 \2 @- |Mentor_Graphics_Discovery_PCB_Planner_v2000.5 4 v6 q- B( K) C/ a8 A! H; M) t: B9 e' e7 d
Mentor_Graphics_Edif_200_Schematic_Interface_v2000.5
6 u+ A4 h, o, O6 }! b3 b# A9 [: w) [1 I9 ~& w1 g, m! N# R$ gMentor_Graphics_Expedition_PCB_Browser_v2000.5 原理图和PCB查看器 ' _! W0 _! Z4 O/ c# n! z' i9 U; r' b; M
/ T: a9 I! M' d3 ~! \- Y5 kMentor_Graphics_Core_Libraries_v2000.5 $ F3 p+ |* E' Z5 s' I/ ]& x" `: e3 G3 D; I* ~
Mentor_Graphics_DDM_Administrator_and_Client_v2000.5 , P5 \: }- r! s; c6 u
0 K( ~# V& i- t. j" gMentor.Graphics.HDL.Designer.Series.v2001.5
6 K6 V- n% s. d# C# N: O! ~' e* c T3 a2 q2 ~& \. H---------------------------------------------------------------------------------# x- M+ R5 | D7 `2 g9 ^) m% j( e2 u) F' ~ D( K; o
EN的安装设置：
) z( w2 N- d9 n# l4 f0 d9 F+ [+ B% U第一部分：要讨论软件的使用，首先就是要能正常使用，那么，第一步就是安装软件！
# [0 c4 V: Z1 h3 z/ n3 d6 D# A0 v3 i X' f! E" g（因为xxx原因，lic的问题不在讨论范围之内）/ m* c; P+ |% s% l
# l G- O) V: d- m2 Z. N W" h1、运行setup
9 N# p7 X7 d% y5 g1 Y! h" @ u* ^# e, ?* D) s2、选择stand alone安装( @6 t3 i' H! j1 v/ `2 A- o2 }) Q( f' v
3、选择安装目录即程序开始安装6 o9 S0 r* ^& k \* t! H$ |6 N
" k& @2 u0 L3 h6 o4、呵呵，完全安装吧，省去偶n多口水。等软件安装到最后会有些窗口跳出来% n7 h5 x0 F3 e2 G6 E8 |' E
! _+ }. C1 X7 U: e {1 k 要求确认什么的，默认都可以了。0 D0 x" a4 s {+ }" E0 s
+ V# e: R- }9 n) z5、期间会有lic的设置，先skip！让软件安装完。
% Q0 t$ H+ _, s0 y5 L) G3 q. T" c3 N+ E& b0 \# V6、然后是acrobat!) `; y! K4 p4 n' O4 L0 P0 m7 o% M* S6 N7 u+ n) b0 m
7、确认安装完成后，接着装xvision，默认安装即可！重启计算机。
3 k: L* ~( H8 V9 b6 r1 q) O9 }! |/ o% `$ \) d 注意：如果是光盘安装，不要把光盘取走，重启后安装程序还要读一些文件！7 @. }$ c ~% W9 A8 v' H% K1 x8 @' F7 x4 N2 X) \
8、OK！安装部分结束。* A/ {! L5 ]- l6 V
" M* Y& y. m) }" H第二部分，软件要正常的工作，基本的设置是必须的！5 o( [4 Q& y( G4 Y8 j {/ G
1 ?3 J9 F! f0 e) C2 K因为使用了nutc及xvision等unix的仿真软件，所以，大家往下看： ^_^！
4 J! s2 c! G" I2 R2 n; C5 o! N6 {2 h% ~1、xvision的设置：
: c/ [/ f- q$ A6 n" T/ K# p% Y/ Q# i9 H0 k6 v 进入控制面板－》Xvision profile ，1 L# P4 s% c0 ~- ]
- @0 l5 }5 B( D 选择properties，) D4 ?$ h) D7 @0 `, i @5 i x$ H% j3 |* F. i% [ A
选择Fonts，选择Add，3 x9 j7 d6 T9 }0 F1 B. ]; ]- Y
- e! p( q3 @7 G& e: O, [ 选中Add font folder，浏览目录，选择x:\MentorGraphics\MGC_HOME\registry\fonts！% t+ L6 O* ]# ]. N" B
6 G) O8 y% W% D3 ~2、控制面板 －》Vision Communications，选择Transports，把TCP-Unix那一项enable！! K/ W0 v' z4 B7 j) @( F" h6 n, J- p3 D; |
3、lic设置：开始菜单－》mentor graphics licensing －》configure licensing ，xxx！9 i$ J; }" q; O+ L$ }$ p" W2 y x! C7 @' D
4、环境变量设置：) Z; V2 ^- M% D+ i# l6 Y# l5 H
+ y7 c' p- u1 j* F; \! \ 变量名：MGC_WD 变量值： 你的工作目录
; b6 c' i9 Q6 o1 @4 c( \; U* _* b' l" B5 o5 c行了，基本设置OK了！1 O& i7 l0 u& h9 H& ^5 u
9 b1 h$ W& \) Y第三部分：默认库的LOCATION MAP) e& M$ u, |" O9 Y, M
$ x8 j) |$ t* y" A（安装路径不同而不同）：9 X. `( a$ r. g, U/ p1 _
# `1 K4 z9 D! f: q' W8 ?$MGC_GENLIB3 f* L' |8 O1 z* @1 b' T
9 |1 {: d" G7 } @7 Ac:/mentor/en2002/libraries/gen_lib2 }) |9 X* n8 S* v ~0 i @
8 ]" ?+ S3 F2 J- d$MGC_PASSIVELIB
+ p, L& `+ {4 p- c% E' v l7 a+ K$ t) [! H/ C' zc:/mentor/en2002/libraries/passive_lib9 ]" G [6 g7 S" R
7 O: V7 `- |4 M, }2 H$MGC_APLIB8 T; k, `. `: m
; e1 z, C: u5 v/ s9 z: lc:/mentor/en2002/libraries/accuparts_lib, b/ l0 f9 y% Q; w' p3 d, Q# L! B# C/ N8 |- `
$MGC_TEMPLATELIB5 o* ]8 L. ^/ }) G: v
- G3 f9 K4 h" f9 i% X9 Y" D1 Ac:/mentor/en2002/libraries/asim_templt_lib: M, F" V8 I1 D) u' C: J. E# x+ E
: Q) T& A8 g/ R' n+ e$MGC_SMBLIB
4 X: [, O( l4 R% Q6 O* n2 T* l9 y* }3 [ w7 a, p C! bc:/mentor/en2002/libraries/accusim_smb_lib" d" z; {/ N. Z x4 v& v3 K# k
& R* h% O% @' Q& n% f1 B+ j2 K$MGC_MISCLIB' @/ b- I# y2 M7 m! R2 L; q! Q8 Y8 f3 f. F6 C
c:/mentor/en2002/libraries/misc_lib6 Q! [1 Z, M/ k. @& |- l+ f9 Q6 n( W
呵呵，下面我补充一些有意思的东西哦！ ：）
4 w- v- @3 P7 E( o) K9 t6 I' f" C( Z. ]大家都知道Agilent的Advance Design System是一个很好的rf设计软件，同mentor的Board Station配合使用可谓是高速设计的绝佳拍档。. A$ c( z" r) Y; S2 s! S3 }2 x+ ~( I; k
首先，我们要做的嘛，把他们联系起来哦！8 M* L9 t& | X( Q3 S+ ?8 {, i2 {
第一步：* r3 q$ M2 l3 F5 @& L* O; i! B
" Y( l! H2 q2 V" ]mgc_location_map里，要加上：" I; d' N; l/ i/ ^- o8 I# m; b: A1 A: _& ]
$HPEESOF_LIBS( A, s$ l3 @3 d. _5 U
' w1 l ^' k) z2 Z- `, P5 Qc:/mentor/en2002/libraries/hpeesof_libs
) b9 Y2 a% g2 J% _3 u3 D/ V& W9 u4 f; _9 y$MGC_S4LIB5 }: ]: J, L0 I8 \
# o& n5 @ S8 `. _" `c:/mentor/en2002/libraries/mgc_s4lib% ?% q) p/ Z: l W' f7 W7 k* y5 [
; O) R8 K* z) ~. z1 Q/ h5 A$MGC_ADSLIB
6 a; I% h" i& ]/ F4 o! [2 q. s8 S9 r0 ?! Y5 Ic:/mentor/en2002/libraries/mgc_adslib! u5 I, q8 Y3 t; h0 V% F/ ^+ _
* R2 }- U! V: g; Q这些库文件其实mentor本身就已经给我们了，; ~& c) x, q4 ]) U/ t+ D- S5 [% b- N# f
! ?8 V/ Y+ w; z查查你的硬盘：2 R5 Y. ~3 m# w% J2 M
" S% y" `" h) Rc:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\data\lib$ O4 x% m% R; q/ K) ~
2 }7 X7 I$ N- ^, q! v把里面的文件tar出来到c:\mentor\en2002\libraries别告诉我你不知道tar是个什么东西！！' W0 H. O, N) r- K3 [. b* n
: ] B( C6 O3 v4 Z0 S0 j8 h然后是设置环境变量：
4 g7 B& ^7 D% ?% @( b, ^/ z+ S; S% BAMPLE_PATH
, A6 ^6 \8 S' Q7 P! p& Y& q- z% Ic:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\userware\en_na
' H4 x* [* c, i% S- O, } R- ?- ~- e) l, V: O; k! p/ t( C记住，启动layout这样的模块的时候要选上RF选项！8 h8 z; R& e% Z( y
8 ]& c( W5 ~- `7 n7 B4 K" Z. t# h! C( `
; [( W3 t* y; P: U4 C3 }* V----------------------------------------------------------------------------------------------3 p. K' n8 Q# Q7 C& F: P) j( v" G$ x3 l8 j _# U( U3 B
7 b6 B/ R; Z! X m# H$ x2 r" `5 s" Y4 X$ |! @( h
我用的工具是WG自带的ORCAD-EXPEDITION interface7 L! n# L, Y. K+ H* Y% t- Y+ P, Y3 ~/ l% d$ M9 R/ u" h Z
1.把\mentorgraphics\2004\wg\win32\ocint\bin\mentorKYN.exe拷贝到capture\netforms目录下 Q( N$ F( Q2 T( C
$ [0 n& d ?" T( t2.在orcad capture中 创建网表(这个大家都知道了吧^_^)，选取other子页，在formatters中选中上一步拷贝的mentorKYN.exe，点ok。0 x @: O# s) m" S" X) Q5 M' k/ v' E2 F0 u8 h8 S! j
3.打开wg的ORCAD-EXPEDITION interface，选中在orcad中创建的.prj项目文件，选择几层板的template。0 z' n/ E8 B3 }/ M4 ~4 ^! Y ^& z, j5 H) W! u/ M
4.打开job management wizard创建pcb板，然后打开pcb expedition做你最后的工作。' b7 M: C! `- F- Q' |7 q6 P* M3 M
3 J3 D% W8 G* U, X5 v# {& N3 X5 b7 W4 x$ d# g$ @# M4 `5 \1 M
注意：你可能在第4步创建pcb的时候会提示forward annotation failed，这是因为capture中元器件的value和wg中的part number不一致，修改一下就行了。8 j+ @& g+ @) A K& X: A7 X" b! R5 w& e( ?5 D( K. w
8 T+ o2 m! c/ a" Q+ u6 C0 K7 z/ i0 F/ }
不建议orcad to mentor wg的转换，假如一个很多元器件的原理图，在orcad中修改元器件的value和wg中的part number一致是一个巨大的工程，而且在allegro做pcb也不见得比mentor 的pcb expedition差。
- G% U) z6 z1 f! \2 i. Z) B, R- m7 ]( R* E* V! ^* Q6 p" s
; O; E, P! m# g' k! L6 m$ `----------------------------------------------------------------------------------------------+ a# Z3 u; V$ ]6 F
, n7 e$ E, ?" u0 W ^) N3 d1 u& H
( k! R) S' }' q5 X' C- k- v" A+ j" G* G3 F' q* t先用WINISO工具把BIN文件转换为*.ISO文件，WINRAR可以解压ISO文件，把三张CD的主
) b) c" x. x2 n. c: G, }/ U8 h& Q& a/ T/ B) Z/ d8 ~/ }+ N文件（*2004.1）放到一起。里面有安装说明！大概步骤：
* F3 P. S' o5 _1 u/ K3 `. }& w1 J& ^; Q# L- O1.用记事本修改LGN文件，改成自己的网卡MAC地址。3 s; \7 } e' `; Z& T. U) X: _5 f; ]# \
2.用**.bat程序创建自己电脑的LICENSE.
; ?, [$ W' D/ P0 u; v7 j5 X+ U2 R( ]& x! w' ~3.设定两个环境变量，指定LICENSE.（里面有说明）& X( B' t* f4 n0 `1 E }* t: J3 S& t! M" |) A2 }1 U _% S2 R
4.安装任意程序,指定LICENSE文件夹.- \9 f& N7 c$ X1 N2 j" j @
# t; a' s5 @" ^8 w: n# c备注：*.ISO文件推荐虚拟光驱安装。: ?! l8 B: F& Y( j. G- c4 N
- X5 B; v6 E9 R% [6 `& a8 x* i
7 R y) [" C$ d4 C. F s' n ^ E2 W+ l+ Z----------------------------------------------------------------------------------------------, _! ~, ~1 m4 b6 C( x
2 c5 F/ Y5 [; h0 A/ `$ Z1.viewdraw的库如何与Expedition PCB的cell关联，% V1 y7 n* s7 f! x
& E) n& H. N4 Y( e/ s; ^0 f我在Library Manager for DxD-Expedition中parts
; Y M5 m: H% n c6 C& X0 E5 Y: V* [: f" i) S中已经将symbol与cell映射了，而且预览中能看见二者，
: `- k0 h1 J; Y+ I J% Z: O d% |; M. p可是在viewdraw如何加载库才能在像dc中那样放置part，
1 @/ `0 Q# Z" L$ f- {( s" {. E: B9 E8 }% |) B _而且可看见symbol与cell？在viewdraw中只认symbol，' V8 k! [3 [; W( \& y2 {6 d$ r/ h4 `8 ^% V8 c: S
我加载symbol库时，能放symbol，但却没有对应的cell。4 c# i [1 A8 j
2 J7 i( Z: I( b; V/ V请教如何解决？6 d, z- g" D* n' J1 p2 l* G9 O% a* S
一。viewdraw 建立symbol是要有 package 的信息（同中间库中存在的cell对应）。/ N: S7 |' y- @, t" K1 F) v7 s. d+ p! b$ l( k! {
二。Library Manager for DxD-Expedition 连接一个完整的part和以前的wg相同。8 w1 V: P {8 y4 b
. D1 h9 @* r; E% y; d三。在viewdraw的cell视图中单击右键，选你用的中间库。2 k* _5 i* U5 ^% x& R
, k! N) w. ~3 A4 F4 F" O9 U0 y* I一般情况没有问题9 e" |( n" G3 e; u4 U
1 m& z% d' Z ^; | U: I如果Expedition PCB掉入网络表有问题，看看是不是pintype没有建立的有问题。) a5 X1 L" _: Q. o- ?/ Y& J0 E8 W0 C0 u
/ Z: b, }/ c& c# [+ |- M. a. \) Z2 L% N( ^ L& _! n, M d# s
谢谢知秋一叶，按你所说的我现在可以看见cell了，不过我还是有些不明白。5 a$ l2 I, q. P4 ~
0 k$ z. O p0 M3 R* f; o# G2 a一：“建立symbol是要有 package 的信息（同中间库中存在的cell对应）”，但是许多时候可能多个part使用一个symbol，他们有不同的cell，例如，一个n沟道的mosfet的symbol可能对应着IRF830、1N60A等，但他们一个是TO220，一个是IPAK封装，如何加package 的信息？是不是需每种cell建一个symbol？, n$ H( r/ c/ D8 e! u9 }/ z! k$ G
8 T1 A6 R' c2 t0 @( n7 ^ f二：如果symbol已经和cell对应了，那在Library Manager for DxD-Expedition 连接一个完整的part还有什么意义？1 W& k5 n+ L3 W, K) a$ t% O! J6 r7 ~, E k. H3 j8 {' m& j
三：我已经在Design Configurations和Project Editor里设置了中心库（见下图），怎么还需在viewdraw的cell视图中单击右键选中心库？/ V. h4 c- i" P& Q1 _
, r5 g: k/ g1 D4 S7 \3 O& H# s/ @9 H7 c' A
- X" m! h. N& S8 q: x4 {# K/ j3 V/ j----------------------------------------------------------------------------------------------# e; {- F) j$ ~$ p( Q& p
: i. R2 N/ k7 G9 @: H& W; H+ E+ D
8 x, d- k8 K) @, Q$ M3 K使用DxDesigner过程中遇到的问题一4 Z2 j7 ]6 z! M. [0 ~" H* q
/ a& F& K, U5 C- f- H" lDxDesigner中Symbol有如下四种类型: R1 d: W7 a/ {9 T9 ?2 m) Y
8 _3 f/ u# Q# DComposite：
. {( V1 d, S# s$ S' B2 H" E* b- v: S6 R `' MModule：
4 W' ^8 h9 l* c- k) X/ F q; x/ ^# f! f* v. Q* ~/ `Annotate：1 g5 r7 H W4 I8 \7 X
5 T0 M+ d8 [5 m) rPin：5 l8 O( L' Q" B: q
% P/ J! e$ g) V问题是：如果我想画一个连接器的原理图，是选择Module还是选择Pin？Pin这种类型的symbol的主要用途是什么（我只知道GND、VCC等全局信号可以做成Pin type的symbol）？! F, u! F- C2 n4 t1 \: H4 _% s# x1 t- f( L, M9 D
备注：页连接符、层次连接符等用Pin，有实际器件封装的连接器用Module。$ k8 W% ^7 b4 U8 o) _7 u8 c+ S% a" I/ h p
0 ~0 g1 w# i' @. ?2 P- {3 A; [9 L$ M8 p) G5 J, f7 Y% g
----------------------------------------------------------------------------------------------( \1 ~) k( ]( f- ?
# I6 Z& C* `/ i4 f9 r, p. E1 h6 j! P
4 Y$ |- U0 F9 Y9 }: a. Q3 E9 k' y% g- ~" u使用DxDesigner过程中遇到的问题二; M5 x5 `5 O+ f* ?6 e
. Q/ c7 W- f" ?8 `$ VDxDesigner中Symbol的属性（Attribute）中有一个“PINTYPE”属性（定义在Pin上），其取值及涵义如下' T' F4 O& l* s' l
: e) ]2 v7 m8 r4 a l( v W3 oANALOG --> Analog pin0 T1 z# V7 t: Q; w. v0 k
, v# G, z: D! l8 QBI --> Bidirectional pin
6 V' A8 _" L+ G! a1 M! ^ C- p3 ~$ A, nIN --> Input pin
) i0 k8 S7 z* i1 D1 E. ?0 \+ D2 H/ U" b2 K+ n# `6 a" z/ sOCL --> Open collector pin
7 O2 H9 e V6 k d# K: r. N8 L. I* C: k, L, b. TOEM --> Open emitter pin
8 ]" }0 g6 o) E1 N; v O. n" e: |OUT --> Output pin" d% t6 a: A5 k; ^( j' x
/ Z& c- b0 a5 a$ A1 n: L. XTRI --> Tristate pin$ ^! y6 g6 V1 {$ L& C
; m% M& C, ^" j( f# k% Z, ^& j不明白“TRI”与“BI”的区别？ANALOG类型的PINTYPE又是什么含义？有谁给解释一下！3 e; o/ e, W- x3 h) D% z
, S. m7 @' b2 I* J- M1 [- H另外，在pci9054（一块PCI板子上用到的PCI Bus控制芯片）的数据手册中对pci9054片子上的Pin的类型有如下分类：7 I! \- \/ ` ~( ~9 m$ ?
f8 T$ X; X2 D' Y( ~I/O --> Input and output pin
7 I, X; c. S" X3 A6 |; D. k6 a3 X7 y8 i0 R# _* X" JI --> Input pin only
) _ P' D: f( g: ?8 e" u, F d$ w# Y' O, W4 A, MO --> Output pin only8 _1 Y* ]0 y: _7 ^0 S8 `( P: a3 _
, X( T+ p: I' @1 ?; _( h a* ^5 \TS --> Tri-state pin$ Y6 F6 ]% v" c, a
, T2 P4 S: I( W# r2 kOC --> Open collector pin
; J# @8 m- C+ G9 i6 R, m1 Q3 r9 I, I) C9 k- ^TP --> Totem pole pin
7 ^& k( w' R; c5 n \* C# M5 ]5 a- z! g/ A2 [3 J' OSTS --> Sustained tri-state pin, driven high for one CLK before float Z/ K: |1 F/ p4 w+ B8 @3 A. R
' P" K# Q1 e8 v/ T( f6 @' ~DTS --> Driven tri-state pin, driven high for one-half CLK before float0 P& Y6 |" B5 _2 p, e) _) c
, d4 e0 Q) ]) ]- s0 [3 r% v$ k数据手册上对一些管脚的分类举例如下：
' J, u1 w: c8 E2 P) U2 g3 K) X) m# n0 y* E; d" jEECS (Serial EEPROM Chip Select)--> O TP( \. i; u- q4 {- I; @* h! W
/ y* N1 l" U5 T- w g' b% {8 CAD[31:0] (Address and Data)--> I/O TS7 P3 w0 |) e! T4 Z j
. X# E. X3 K/ i+ `3 ^FRAME# (Cycle Frame)--> I/O STS3 p' A! g! h3 V1 T$ d, b" Q I0 {8 q- F5 u, P7 n
INTA# (Interrupt A)--> O OC: V( C1 i2 ~$ _0 F6 p( J9 B4 D
& T6 r( l+ K4 U0 _8 pLINT# (Local Interrupt)--> I/O OC9 U2 Y! ^/ M2 b! C
3 u( t0 ?' _9 s; c( V6 M( ^TA# (Transfer Acknowledge)--> I/O DTS; R0 k) j* y$ q6 i" Z1 z3 G
# w7 l) ]4 `; {) ^! ~) n问题出来了，在为pci9054芯片画原理图库做symbol的时候：" U4 E. p: k" y) L4 o% o
$ K) y/ N/ C. X9 D' s对AD (Address and Data)是选择 BI 还是 TRI ？ Y$ k s3 C; j$ ~
$ k4 j8 `" e7 b对INTA# (Interrupt A)是选择 O 还是 OCL ？3 s3 i4 {4 W9 `: L% [$ U+ ?
* E. S% n+ e& h, f6 T' k对LINT# (Local Interrupt)是选择 BI 还是 OCL ？& \* Q5 T+ g" s' |1 ~
7 n: E/ ^9 {6 d6 w& mSTS、DTS类型的又对应哪一种 PINTYPE？5 w, q* {% q' Q0 O6 j+ p* @* q \, \
NO1: select Module" J9 J6 V3 r6 o" ~- _
9 i9 j7 b" Y& n# ` ^9 ?. |$ }1 [( a& A# w/ l, ?, ~2 O/ G
! h4 p: Z# u4 vNO2. TRI 推拉输出
" D, b$ q3 [4 U1 M6 G5 J l- ?1 h6 U! z- j) |# V) l6 u+ ]6 y* N( o0 j8 J1 G, i" _% f/ h2 L
BI 漏级开路& C- @3 T6 j6 n$ x
& c' ]: H$ ]& h* {' q1 e
" Z) U1 X& {8 |8 z1 X- F' }4 r3 n6 f) u M# e3 } 这个和硬件有关系,和管教功能不大,比如 address 一般是 tri,data bus一般应该是bi) ?* u: F: s h! Q6 [& y
4 x% T8 v. m. K4 m$ c* O/ h7 V我在建元件库的时候,通常建完一个元件,想修改脚序号(如1.2.3,想修改为A,B,C)或想再加一个PIN后在PCB中重导库便提示警告如:"unable to update the cell 'PSOP36' in the Library Manager.1 d n) r* O* T k3 K! Y
7 u# O- w4 Q, j; L$ W1 UPin count in cell (37) is different than in the referencing part (36)"有哪位知道如何才可以将Cells和PDBs中的PIN数目或PIN序号一致,便不再出现这类警告?这问题一直以来我都是忽略不管,因为重导后的PCB会跟库一致,但一直有疑问.还请大家帮帮忙!!甚是感谢!7 F" j. |2 l0 s% t2 z+ E3 ]- c
! Q7 c: C& x2 r0 m# h( ]8 `
/ V6 \! g& h7 R0 v5 w w9 j----------------------------------------------------------------------------------------------
: u5 T* ? w& U5 D0 l8 G H! e! J; L1 R" ?& _& U) u6 P" B$ K$ a8 m* }. x2 y( j: @ \& d+ a! \& @$ ]
问：wg中如何将已经加入泪滴焊盘的泪滴全部去掉
4 `7 t- r7 M. E' g' q I5 a! T2 M4 `5 [答：select－teardrops
7 S) _: _# C; A0 k$ ~! B7 C3 t: _' K4 z& O. F0 jdel its。1 m! M7 x& f+ r9 K" X" l. D
( S& U, C6 Z1 O: L* c3 ~: T5 T! U+ k: b. O$ ~0 C& u# p# {% B+ U+ I* N$ `% y$ A6 |
----------------------------------------------------------------------------------------------$ s* g& Q0 x2 d; }% [' w1 \5 H9 V2 S& D; s. @
) J F- w5 m% i& V0 T0 j" @6 S/ n* W. K( X
问：Mentor WG(Expedition PCB)中怎么敷铜？没有Plane层！
/ k4 T C& l6 W: @. Z! \, r1 h. `3 H/ t, P% o答：1. Route-> lanes->lace Shape4 ^# F& I; o5 r/ M; Z b
- h! ~ t" Y' A a- \Then
4 z% h" u N. X* t" ?; g; a U/ z0 @( w v4 S2. Route->lanes->Planes Processor
4 v6 F$ S, \0 ~. V: W& o* s. L* g. I; B3 b- |3 _4 n% f1 y5 ]# {
9 u( U" M7 e, D* H# _& T; h4 p----------------------------------------------------------------------------------------------
* N4 G6 t! e+ @- D- X3 u; Z7 Q9 g0 T) R& e; P' \# h
) k6 C9 T, i3 c2 A$ t+ f" \( m) q问：Design Capture中如何选中相同类型的东西？比如我要选择所有器件的Ref Des，想把他们的size改为相同尺寸，应该如何方便的全部选中呢？7 {/ @% K7 r$ E u# F3 {3 j4 t( q/ G8 F8 P
答：你把所有的东西关掉,只留下ref des就可,然后框选,修改属性就可6 l! s: b1 v" r B
( {4 K. Q/ {( y; ~6 v2 F1 i% r; n3 u5 G- b3 P7 n# t7 o' Q
+ `% X1 k/ G- r2 b----------------------------------------------------------------------------------------------3 O. O( ]- I6 j0 @: ^1 w% ~8 j1 S" u1 w, ]4 @ w" a0 c" o9 m
) \: w2 E& r. H" u+ l6 v3 j8 u( c8 d' k; G7 `& \问：dxdesigner 如何自动重排零件编号？我希望韵能够像orcad 一样自动重派零件编号，r1,r2 r3......# O+ z; f/ q r3 g
k1 V! K: C) [2 ?+ r' j3 G我相信dxdesigner 应该可以，可我不会，& p, Z& M& K% m9 {( M# q7 A( C4 `& _
xiexie0 u, g* a8 T% D4 f. W# n1 ], N
7 v/ D1 ~" j! J% w( `9 ^0 p答：tools->Creat Refdes
4 }- s' |! H% C( U6 W8 T# A4 w8 ~4 ^3 M7 `5 j" {. }4 N* D. [/ K; D0 w
0 f5 I; \+ x4 n/ ?% m* Z- x----------------------------------------------------------------------------------------------# c/ ]7 F) x' q7 t
7 t% [0 k# q4 M* e6 i4 B1 I( c5 h3 w; Z
7 K9 f. k& P" b9 d; S8 X( S2 t! ?7 r问：Mentor WG中健PCB封装中的绿色符号是什么意思呀？好像是个定位坐标，上面还写了个C字
* F' K+ ~! o3 Z- Q+ O9 G ?! P) \6 @. O3 O |: F答：原点，做PCB封装时可以依据它做器件中心。% K' d; P5 [) ~5 ?# ]! i+ X) }
* [# z2 N# L4 v! @( j% S
4 o7 y' m5 H. |& e8 U8 q7 T1 Z1 L# C$ p$ M. X----------------------------------------------------------------------------------------------' L# j( D1 H8 J4 y& [7 ]( k$ L1 e' O" L2 ?) o, ^8 a9 m
8 k% B9 L. y; G$ A) H+ i: j9 v/ F9 D" t
问：Design Capture的中心库建立多个PART的元器件该如何建立？比如74hc14含有6个非门，只会建第一个。* V9 k; e9 m' u; |* }
8 L' S3 e# @* n# B* k; t' q答：6个非门，就在slots那一栏输入6就行了7 h H- v' n4 A+ i5 w* }" T; D6 h
6 V, p, n4 v& l& T2 Z
3 S7 d x3 j {4 X+ e/ Z; A% B% F: A( b! u8 d7 O; _% m----------------------------------------------------------------------------------------------0 K9 t- i$ V* Y" \5 p& n1 ]
0 z: [& v8 b7 e/ N+ b* f+ a) Q+ A9 ~4 n1 j8 p+ V, c7 b+ G6 k2 z; ?& D6 m+ @
问：Mentor wg2004中能设置等长线吗？
2 ~: J6 k, h+ e( {, Z: v1 y$ p; h/ A( N, K& [' O8 n! ~* Z% K; n答：你有没有试过 delete the " Diff Pair set number " and "Diff Pair Tol. = 0.1th" before tunning?
0 \: A y$ P- G2 ^8 h# @( H$ s( h) U6 @0 {, Q# L: e: BThe tolerance depends on what you need. + f1 S% X N* o9 }+ D) N+ B1 B
" T7 t7 Z8 a! ~1 k" POther isssues to be considered:& z, H2 w, g( Y' C4 w* [6 c2 [/ U
7 f* u c0 O& O% \. c* i1. Tune the short one.3 C6 T9 z3 _, ^4 S M& l: v6 L
3 K( R. m1 K: w) o6 O; B( j2. Do not fix the tuning trace section.8 q/ D; c4 O/ d3 v
/ J9 n+ Q* o b( |! |3. No DRC on the traces.% i) a+ U8 `6 y9 \- V+ W; M* d
4 l& x3 I1 ]/ T' A4. Enough room for adding tuning traces.# W: O1 k7 V' V$ L0 c
9 Z/ M9 {6 A% g* U$ g4 B5. set Routing Grid = None
3 r0 L. d8 m1 [1 Y0 |# S5 v* ~1 |8 v4 Y在net property中将两条线设为同组，最大长度一致，误差尽可能小，先手动布完后，按下TUNE，应该就可以了，或是用自动布线里的先ROUTE，再TUNE DELAY，也应该可以。2 v8 s+ R# @" a# t, b# K% I
4 F0 {% n9 O; `- t2 s! a2 j可以的! l; M% j9 ~8 f( e% a1 ~! u; b( Y( U- G+ J$ M3 [: k' Z
你先设置一对线，记住不是差分，在是差分前面那个，画好线后，按F7就好了
* Z. ?$ G$ a7 y0 }2 \% y( O* B3 V& W% v: v, K& Q/ W很简单! q% D: o" {' H6 S2 h
4 f! Z+ o- }' Z/ c1 ~/ W6 W9 H! d! g* {, d$ w( @0 M+ v+ R$ y4 A
; W. t5 {5 B' M问：求教各位前辈WG2002:Expedition PCB走线问题刚学WG，手上资料少。有个问题问各位前辈：2 \1 [" q6 z7 T3 {" Y# f
& @ Y! k2 y2 s4 B2 G用Expedition PCB走一根线后，用单根走线模式在原线上再另走一遍，* ~5 |5 E7 i( z9 D; w- k
- C: \ B: G; a$ l# q5 H发现联好线后，又变回原线。相比之下，在POWER PCB中，新走线后，! ~! K+ P! r+ D+ N1 c( v$ ~* [5 O* E: j
原线就会自动删除。觉得Expedition PCB这样很烦人，是否设置有问题？求教各位了！1 A3 Y$ O2 M4 |
3 j7 p2 B. u4 m/ Z9 V" V答：按F4键切换GLOSS模式: I7 {: t' n8 q- a. _0 d
$ q6 x2 f$ ~" A' r0 m" h+ S# V9 F+ z) V
! P" i8 G R( f4 B5 c----------------------------------------------------------------------------------------------& X' I1 j- o: E; G6 W- B
/ J/ F0 c: j5 w) `9 `2 k; @; |7 a% }) {( n0 f/ g
4 L, T6 @( ~+ q* n问：请教关于Expedition 的规则设定。
9 z8 s: j# U2 W; k2 @5 Q+ M2 G$ K4 D3 G2 j1 }: |4 b如何设定一个特殊net 的 trace 与 plane 的间距呢？ " v! S% x3 Y3 k$ I* j2 N. s# m, n! H3 G1 q O3 @- r
如何修改Expedition 中的单位？ " th " to " mm " ? & E% C: W! X4 y1 v8 n n
9 c( [$ k- |2 L3 ^4 ^7 n: z5 l请高手来帮忙，小弟对mentor wg 了解甚少。。。/ ^. M4 T. N+ i$ w5 E
+ X" Q2 h) J$ C; C& q. t. Q. N7 U+ W Z6 P+ ?- a' ~2 P
# C3 q; P! n3 x. D9 [答：在菜单中打开的次序:, p3 u: B( o! \6 h9 k
Z% Y' I. g( Lsetup->setup parameter,打开了一个对话框,在右边有一项 isplay Unit 下的Design下拉框,0 Z( w( V( `8 h; \: \: u! }
2 _, P8 N5 M6 ^2 z" } s5 q- u) {如果还找不到,就不用找了3 B. L' m0 z: S& B e# n$ t! J4 }, O9 ]
Setup >Net class and clearance
( b3 V4 Y3 a: \4 w$ Q4 l( n% y: k' ]+ j. i1 X0 o/ v pFirst, Give the special net a new net class name (it's setting can be same as default class), z- ?6 ~& E% o9 u# E- [' t& g" z+ R2 m% \. G
Then, in Clearance Tab, New a Rule Name, and in it, you can set trace to plane clearance,/ a8 h- [& d" f( o. \7 u c
+ a/ j" q9 c2 W% _. ~Last, you can Set Special Net class to Net class Rules ( Each Type Net class).
. t: \! Y, E' c, p8 F( R, v3 M& N0 P$ f- u6 F& M( T9 T$ x' v0 k2 F, n9 i% c) J7 S
: N) R9 v i+ v W1 a; @( u+ U----------------------------------------------------------------------------------------------
2 R- I4 {; g" a4 w' q: s# a' V/ y' r! p0 u, D- _" K; a$ }" _" O* x$ u* M, U
' u7 F) G# k( E8 G问：[求助]第三次虚心求教WG边框问题我有一个非常复杂的手机板子，我把DXF文件倒入PCB
* _9 {1 _; c/ Y$ ~: z" T8 }! {* c4 a0 K后却不知如何做成Board oultline和board route，默认状态下的红色边框和灰色边框无法删除。) X1 G8 d5 e& n; `8 j w8 U5 @1 ^" Q5 W: H# m
恳请各位朋友再三帮忙。
7 n0 r7 a K. q2 R1 A! v* t4 V* s; Q. d( i5 f# T9 [/ o; N* Y
4 s5 y* ?# c! e* _, k答：要在d raw下,按住ctrl 双击线.默认的 boardoutline 和router board是删除不掉的,, D- V, V: F$ v) x+ j* X
* X& |6 G9 G8 R0 O- b8 y( B除非有新的polygon被change layer 成boardoutline.,默认的才会消失.
; u; t Q. D+ `! s, I* h$ j6 |- K; ^1 O1 E8 \9 w- A! u9 I, `! u0 E% f0 m* J
! A+ V w, O6 s该polygon就是dxf中的outline.2 ?( x' F# v$ X8 R w/ p8 j2 K" e' H* {# B3 B; @
polygon改成boardoutlin就是用4楼说的,在. J2 u, h6 d! T9 R2 n: q
1 Y1 f+ Z; G- \- f7 Ldraw mode下,将dxf之outline (polyline)预先组合成polygon,! G& e* c7 Z4 z/ B( {, ~) ^! i( S: o- F5 D2 ~, T# Y
然后选中polygon, 修改其property,将其属性改成boardoutline.4 w, ?. I% p9 A+ S) L+ s
9 F6 o, S7 b1 wRoute Boarder 是在boardoutline基础上复制,并同时,内缩一定距离.: H9 T1 B' n8 X9 }
8 k' n4 \/ n6 s9 u( L我會讓M.E.出*.emn格式的機構圖, import進PCB後會自動生成Board_outline. 而且還有其他好處.7 \3 v/ x! s. j. I& l! F$ C7 G+ [/ ?0 B1 J L6 A
這樣也許最簡單.4 I& R, K2 F; G# x6 v4 X. t
g1 q/ `1 I7 P2 Q' Q; r( _: ~ b# H. E1 O
% f+ R/ {5 C5 a$ Q2 S& S `----------------------------------------------------------------------------------------------, V, U/ J) V/ J) M' I
: U |1 `" [ X( m/ c
9 \- x$ w/ E9 S* x- x( N0 J' k0 s. l- X% `; q) B问：Expedition PCB规则设定的问题第一：Expedition PCB中如何设置间距规则才能允许同一网络的焊盘靠在一起，不同网络的焊盘则保持一定距离？我试着将net class设为all、default等的组合均达不到满意的效果。3 h# w+ Y3 }: c( f* C3 t! z
; S) T. P: a5 z s第二：如果一条网络不同的线宽要求，比如大电流的采样电阻，大电流处线应宽，而变成电压信号送入ic的线就可以用较细的线，这种情况下如何设置线宽规则？" J( `) s( `1 d( g M/ G/ P9 t3 Z) z/ F) Q }. h+ U5 w& b
第三：Expedition PCB的线宽规则和间距规则的设定都必须用net class，而且每个网络只能属于一个net class，这样的话很不方便。比如同样属于高压的net class，但他们的电流不一样，有的电流很大，应属于线较宽的net class，而有的电流小，属于线较细的net class，那如何定义net class，设置规则呢？' `, t* n& t/ N0 i
+ G. L; v1 G$ C* Z4 A7 P7 c, q/ ~3 O: \7 |$ b% P
# I& _/ U: `& P$ c8 q* o s6 n8 T. T答：第一個問題, 我不是很懂你的意思. 姑且猜一下.
1 ?1 Y# J9 N3 n- Y6 W( \: ~( y' ` 如果你想把分屬兩個器件的同一Net的Pad靠在一起, 那麼這兩個器件的PlacementOutline勢必已經重疊了. 在Expedition中, 器件擺放的clearance從”Setup”à”Net Classes and Clearances”的設置表格中可以看出, 是指”PlacementOutline to PlacementOutline”, 這個值最小為”0”. 你想Pad靠在一起, 器件封裝就要造的比較特殊, SMT時也會有麻煩.
f* }9 @ v; o! O5 ^ |6 [2 {% r% b/ U- ^& J" C% h- k8 P 整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.7 Y' o+ i& d# d M3 y2 q `9 [% M3 M/ u, `+ j8 O
8 v W0 o4 ` G- g8 P2 X @0 W* F9 l) o$ p, w7 J: ?/ o4 p/ L/ z% t
第二,三這兩個問題我覺得是一個問題, 都是想在同一根線上走出不同的線寬. 我碰到這種情況都是採用”Change Width”的方法, 只靠規則設置好像沒法解決. 如果有哪位高人有辦法靠設置規則來搞定, 我也很想學習學習.& q" x2 J# h' P! m: b6 x* U- I. Y d7 x2 c% W% K0 K$ x
第一：我得PlacementOutline to PlacementOutline设为0，两个器件的PlacementOutline还没靠在一起，由于焊盘之间的间距小于设定值，所以它自动将另一个器件推开，可是靠近的两个焊盘确属于同一个网络啊！见下图 而且即使关闭drc强制放下，布线也布不了。
: k, L$ y" U6 c& m0 l8 _9 S, k7 o( C! I; K2 k第三个问题和第二个不太一样，主要是如何分配net。现在我能想到的方法只能是这样（比如电压只区分高压和低压，电流只区分大电流和小电流，而实际情况可能要分更多种）：高压大电流的net分配到一个net class A，高压小电流的net分配到net class B，% `' V U" s: R8 ^% t# Q* h: S$ J
低压大电流的net分配到一个net class C，低压小电流的net分配到一个net class D。
, I, `8 V6 n8 B) T% X- ]" ^0 g: i( \8 U& x/ j" c" Z然后在设置线宽的时候将A、C设的宽，而将B、D设的较窄；在设置间距的时候将A、B设的远，而将C、D设的较近。这样设置起来很繁琐，所以想请教有无快捷的方法？! ?9 _5 G! s' e2 w3 m( P. v4 q1 `2 v' b: I/ C. d0 @
isc94002“整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.”1 I/ q0 D; ]* e- u6 N( Z5 j: C+ N! v8 D$ U r
问：对，就是相同網絡Pad的clearance與不同網絡Pad的clearance不同。我感觉这是一个很正常的要求啊。比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？我就是不知道如何设置才能这样。（当然是在没有违反PlacementOutline to PlacementOutline的情况下）
3 z ~. S2 ]7 e P0 k" w; P- }; [; J! J$ [还有，你说的用’二次設置’是什么意思？* J2 j& k; k" P+ v% _+ U! V9 p( q4 Y% w) U6 ~7 p' m; D
答：是. Pad間距設置後, 不會再考慮是否同一Net的問題, 也就是說, DRC可不管你是否是同一網絡, 它只看間距符合不符合設置的值.
9 X9 q! M) J, _" O* u4 e5 L( H B( [( c我曾做過Pad最小間距3mil(邊到邊), 這個好像是板廠的極限了, 再小就會有工藝的問題有良率的問題, SMT時問題更大. : ]$ U+ b$ b) `
! M# z5 N' R9 H! x+ f2 N不過剛才我試了一下, 我把DRC關掉, 把pad-pad設為'0', 同網絡pad擺近至不到1mil, 可以布線. 3 }/ W8 t0 N* x: P4 V/ I* g1 }) L( Z0 L h# u& q% t
我以往都是這樣設置, 我記得最多的一塊板子上, 我設了11種Net Class.
, u( K9 u8 z& b7 C: K- @3 g" `1 M! G+ i# N' U4 U& _除非你的那兩個靠的很近的焊盤是手焊件, 而且焊盤較大, 否則一定有問題.
, a( c" p8 V! w" C! m/ l( k, H( D5 y! a; W'二次設置'的意思有點像攝影中的'二次曝光', 就是指先設置一個值, 畫一批線, 再設一個值, 再畫一批線. 若非迫不得已, 不建議使用此方法, DRC時會比較麻煩.9 t5 Q$ r$ q% [2 u" n3 J! \' F$ S7 B+ b+ T8 D
问：你想，比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，比如是80th，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？（不考虑工艺方面的问题）如果不是这样，两个同样是接在网络A的焊盘的间距也要求是80th的话，那会浪费很多空间的，这怎么是合理的呢？好像没有别的软件是这样的。
+ e. w1 W% s. N8 G$ ?. O0 A* g& P. v. }$ j9 K答：不好意思. 我從入行到現在, 一直做的是手持式消費類電子產品, 電壓都很低, 所以不會有你這樣的情況.
5 \3 F- g e( ~) ?" w' V6 |' O: G3 _& O) e仔細想想, 你說的有道理.9 L, |9 i" B3 c9 W
. U# i- E6 e7 c; J' x, H( Z1 h$ r3 |! T要像你說的設置不同的間距可以做到, 但的確比較麻煩. 我也不知道有沒有簡單的設置方法.% i! i) J" n! Q! z6 p6 X
( _" i/ K7 r$ y/ h5 g问：那复杂的办法是如何做呢？就是你用说的‘二次设置”吗？不过我觉得应该有别的办法，其它软件没发现有这问题。Expedition PCB这么有名的一个软件不会不考虑这种情况。即使是电压较低，不同网络间的焊盘也需要保持距离，比如20th，那你没遇到过需要将同一网络的焊盘的间距缩短到10th甚至相连的情况吗？
' w! K: }, R) f# a8 h* `8 T! Z9 p' K答：我做的都是面積很小的多層板, 手機, PDA, 數碼相機, GPS等一般都是這種板子, 在這種板子中一般不去考慮Pad-Pad的間距, 因為在建封裝時,我們已將安全間距畫在PlacementOutline中, 所以當Placement時, 只要注意PlacementOutline-PlacementOutline的設置值就OK了. 我一般設置Pad-Pad>6mil, 相連則是絕對不允許的, 原因我已說過多次.& V) U/ j: }: e# c' X' ^( e
% x7 \% [* b8 D9 }2 }" U' \' k設置不同Pad間距的方法如下.( B- W4 [& Q( U: |) y, }
- _* k* H' p$ J1 l$ P假設, 現在有"a"和"b"兩個NetName. 3 P8 U% K* v o6 A: m
3 c- G4 Y5 Z% O& c1. 在"Setup -> Net Classes and Clearances...."中增加兩個新的NetClass"A"和"B", 並設置相對應的線寬和孔.0 I' X1 d8 b3 k( h' z, l% J3 r9 [
1 `7 C3 {. W0 l2 t4 `3 B3 t' k2. 在"Setup -> Net Properties...."中設置"a"的NetClass為"A", "b"的NetClass為"B".
1 g$ a/ z1 \7 r: U" i% K/ W: Y( x) g0 K. {. P3. 在"Setup -> Net Classes and Clearances.... ->Clearances ->Clearance rules for NetClasses"中增加一個新的rule"A-B". 在這裡你可以設置你想要的Pad-Pad間距.
u( s( V) t( a1 B W+ M' E* B3 N9 Y: ^: |+ R9 o1 N4. 在"Setup -> Net Classes and Clearances.... ->Clearances ->NetClass to NetClass Rules"中增加一個新的rule, NetClass"A" to NetClass"B" 的 Rule為"A-B".
5 e: E/ P1 {0 e% j' d! u7 T- N6 i1 K7 T- x8 y設置完成.8 |1 ^( z6 `. Z. o! r6 ^. I: Y1 C( U/ }+ v
我觉得关于同一网络焊盘的clearance和不同网络焊盘clearance设置不同,这是/ R: @: P8 c* w! k
7 D8 H' @# d2 ]$ i, S可以考虑的要求,不过,着要向mentor公司提出建议了,就象在铺铜时不能象5 l% z! S- k! b7 X9 E" `
( X: k( x6 E* ^' B4 L6 nboardstation一样area fill 可以按照区域不同设置,却只能在plane processor中2 o+ n; T. j, p0 x" j' Q9 j& a8 _
7 T9 R, F& X L" N& y& v. C对某一层用同一种铺铜方式一样.4 R; ^! ^' k! n+ ]6 W6 Q6 z t. [ B) S# m8 W( h) ^9 }
; b' U6 I: j, B7 ]+ E& r# ]- t" B, d& q4 L" `- Q- `5 R----------------------------------------------------------------------------------------------7 @6 [( Q3 M% q& j: R5 \
& n. W- i: r# k7 f6 s1 E N: F& e2 o/ y& i! \0 v5 J+ N O" r% X
问：dxdesigner 的设置问题？我的dxdesigner是用滚轮进行放大缩小，我希望把滚轮改成画面的上下移动，那个高人知道呀？请指点一二。
) N, |+ ~' n% V% ?3 B& S* L: d6 \# P% ^谢谢
: T" n, k3 L0 J+ c5 M' g7 A7 q9 p# G$ o1 M答：用滚轮缩放多舒服啊！为什么不用呢？如果你实在不想用，按低人的方法看看行不行，在design configurations里的Expedition PCB下，将zoom style设为disable试试！. l! D' U; T- E/ h. S5 M
) m' c% P1 m n+ z, W9 X
' e |. q/ v# {' P! K( r, f2 l% s7 O+ B" V# c9 w+ ~ Y----------------------------------------------------------------------------------------------% f) H- D. f6 n0 O2 G! C" e1 r, n: N& g6 Z* P* j$ @4 B
* c" i& L8 j, ?7 W: F' r' B, `. Y& c( z p5 {6 [1 C+ W0 L: ?问：DXDESIGNER 的困惑各位同行,DXDESIGNER使用时, Forward Annotation到EXPEDITION.可是出现带有警告的成功转换到EXPEDITION,找到 Forward Annotation 的FILE VIEW,出现的如下列错误,怎么可能那,我那些属性应该是没有问题的,一个做法的,但是我在另个项目中,就可以,怎么办,大家有什么好的建议,让我如何避免吗.他的这些要求,我都做了,可是他还是问我要,dxdesigner的属性我都对应了.看看各位以前是如何搞定他们的,这个情况困扰我好长时间了..
- K. w# D, @2 O: O/ R# p) `; z3 F3 K/ @- E- c- b' B7 r/ @下列是一个器件的信息.# N2 c% b9 H e! S4 b. x. _4 M1 j5 k- O/ A2 c: v/ B( U7 ^
Part Numb: VOLTREG -> Vend Part: VOLTREG
4 e% W+ p, R$ t* Q+ N. K# g9 L& {$ \% k8 QINFO: Part "AT89S52" was not found in Central Library - Using local library.5 V! F3 ?! \ _6 ^" l% Q: \: r
B7 W% b3 C1 j v* e7 U& G INFO: Cell AT89S52 is not in Central Library - Using local library.3 s- Q9 {! r5 N2 }2 j6 O; [& g8 I# t: I8 g
' i' @. V0 r8 l5 K; K$ W- w Q& D& b$ G8 F. x4 S7 w8 l ^
PDB Warning: Missing cell or cell pin data.* N' ` f9 e, |5 f3 {
5 p* c3 f1 G: F9 v Top Cell with cell name 7805 will not be used for Part$ U+ D" C; L1 P/ f; N* I' ?
7 Z* A, c) O6 @# L; E Number VOLTREG. When cell problems have been fixed, please: O t1 |4 Q: C
0 O' b4 M7 _' ~ run DataBase Load if you wish to make use of this cell.0 O- ~$ ~. E9 M/ K
' j) e! Z7 U& O6 }8 S9 D l5 D* ?) x WARNING: Cell 7805 could not be found in the CellDB for; ^0 m7 r0 j. p3 b9 G& q+ O6 {2 ?1 J
Part Number VOLTREG./ f: c9 Z1 }# F6 G' a
; f% U% H2 e! o5 ]: D. Q& W
' P( A9 ?2 E0 a4 U# m& K% f+ }- M; w) A( q& D& y5 A答：作了Pin Mapping了吗？sym和cell的pin对应的对吗？
8 f1 H2 U, t, U7 d: ?: ^- U7 ~/ z& A( P$ `* \: i Q. i$ w5 V
& {( b" D4 E! r5 z# T----------------------------------------------------------------------------------------------, ]0 a; ~$ r$ O1 ?5 Z. b! B8 L' Z6 v* _- V2 }
8 t4 i- ]3 U) X, D8 _" j
5 w- D& C3 c. p2 j0 o问：dxdesigner 的block is readonly我在用dxdesigner 建符号库的时候，修改proprerity, 选择图纸大小为z, 发现不能保存，dxdesigner 报错说“block is readonly".+ ?) M" W" h! Y- r1 T1 n6 T7 R2 n" q* A& Q; @
why.5 O* l# F, i6 a" W! ~ E
7 k! ?5 M: S' W7 @2 ?$ ]who konw it?/ A O( g* \4 l& O( l
- u5 b0 `+ v9 [! p: t答：你可能同时打开了好几张图，你只打开你需要修改的那张再试试
8 M3 G& r. j. f( S- o! e9 F; x) H+ r6 r1 R: [
2 J; J6 |3 G: z" T9 q# T0 Y' L/ D. d; R! h% @----------------------------------------------------------------------------------------------6 _: ~2 E- p$ i, ? S0 S
% S& r/ Z$ E2 ^! C; W& E5 O/ X- B* Y1 G
4 k1 s: D" R% P' A! Y4 d问：1.WG中如何铺不规则铺铜....: j/ W s5 {# }3 ^. g' w, e+ c
% u p1 t: v+ c3 W2.WG中如何加跳线...加跳线那个工具是灰的...1 B! {% m- s) M. M5 x% y# e& ~7 V2 _) K2 g1 X
3.WG..如何利用原理图来布局...怎么交互功能,还比不上PADS....(应该是我不会用)
# \/ t) c' ~5 u0 e# V! B/ ]' J; `6 ^! ~' t, j5 J; h7 ^1 P6 |% g# Y: x0 B9 p6 g. W9 i" l* u( P
答：1.draw mode下，从properties对话框的type下选择plane shape；或者在route->planes->place plane shape。 i* m* V3 K# \( [) X) Y' R* c4 U1 B6 M8 [: k$ }
2.如果你的局部pdb库中没有跳线，则在局部pdb库做跳线或者用setup->Library Services从中心库中导入到局部库。/ G; w" @: {* X3 T, B+ v, G1 B
E$ ^0 F" t+ [) `! k; T1 c; n; {现在在Editor Control的Jumpers页应该能看到有可用的跳线了，在这里设置，选择可用的跳线吧，4 p( e6 y. T" [' }& k
9 d% m. U; D/ e( C其它设置你看一下就应该明白了。; A4 b& t/ I$ _7 N" {8 b3 |9 E
" O" x7 E0 p! s! _4 I3.PLACE PARTS AND CELLS-----SCHEMATIC CROSS PROBE (ATTACH SELECTDE PARTS TO CURSOR)0 y" V, w- d6 q" l3 K% p; j
8 G, c( s/ k" b5 g3 X' R J) m& ^1 q9 P5 z, v$ W4 x v3 I# A% L+ t6 c! l0 R
----------------------------------------------------------------------------------------------8 ]& I* Z5 S E0 i. g' V
) u8 m( c% I, ?1 s5 A
, R0 u" e2 q ]5 a; r/ R' q5 f0 {$ [% t6 v" l; `问：WG...如何让所有元件一次性放在板上' _( c( d5 ~. `1 G2 q7 J
. B* H" M2 G! r1 O" V L- a答：把元件全放在板框的边上用pr -dist *命令。, D3 Y* F" v+ x- c, e
( M! T3 G3 q( Z( f0 S第二个问题，你选择上面的第一项，这样在SCH中选择你所要的一个部分后，pcb中相应的器件会全部选中（当然你得在setup->cross probe->setup中设置好，上次忘了说了），然后按f2移动吧。% d' }% E8 x: U* W- T8 ]) _8 {+ n% B$ j' D" t; E
# J- t: t, I" R
% m+ Y8 _, e; z0 N, u5 H! ~- b* H----------------------------------------------------------------------------------------------& ~( I9 i) u& O1 W ^# }# x/ j' f
( t4 ~$ m6 h9 V3 q7 i; d4 V& O; x8 A7 v5 Y4 Z0 C8 g; E
5 I, n% L5 @$ L- O9 j9 ^) Y& s: z问：求助]怎么删除DX中新建立的原理图- p0 f1 G5 d/ g) S, H$ @" B
3 r' e8 R+ {* `; S: u; \7 {+ `/ @9 K5 j, w6 _1 ~8 i3 t H* `: N: J- {% c
答：删除用tools->delete sheet，不过删除或添加不会立即反映到ProjectNavigator Tree中的，你用save check保存一下才会反映出来 |
|
[复制链接]
/1 
发表于 2010-10-6 11:34
[/img]
好有心，学习了。
