找回密码
 注册
关于网站域名变更的通知
楼主: zlei
打印 上一主题 下一主题

收集的MENTOR_WG问题集!!!(ZT)

    [复制链接]

该用户从未签到

31#
发表于 2010-10-6 11:34 | 只看该作者
[img][/img]

该用户从未签到

32#
发表于 2010-12-3 11:26 | 只看该作者
很实用的东东

该用户从未签到

33#
发表于 2010-12-16 11:43 | 只看该作者
Mentor_Graphics_Design_Capture_v2000.5 原理图输入 ( x) D) h1 c- q; S" Q
2 g# ?/ C* \5 |( E/ [  l: dMentor_Graphics_Design_View_v2000.5 原理图输入及集成管理环境 2 Q2 x+ x9 P: ?5 X) F* \- R- g. [( C- x
Mentor_Graphics_Signal_and_Vision_Analyzer_v2000.5 传输线分析工具和信号完整分析
1 I3 [. e" c" |$ o( M& e* {. w) d3 I0 x8 z; lMentor_Graphics_Expedition_PCB_v2000.5 设计及自动布线   a3 G9 M% G3 F! G( D. j
+ A4 Z# `2 P8 G, X7 a5 `  N2 yMentor_Graphics_Library_and_Parts_Manager_v2000.5 库管理工具和元器件管理 ) m( [+ w2 P0 y, X
3 {3 G# z/ s& Z, V8 B4 {' qMentor_Graphics_Analog_Designer_v2000.5 模拟电路仿真器
0 w/ Y8 D# B9 [# k$ T: g; W, k; Y% T- [3 `# H& N1 R2 r" vMentor_Graphics_Betasoft_Thermal_Analysis_v2000.5 板级热分析 4 |' W/ ~' L0 q+ |7 S) T% y) X' G
Mentor_Graphics_Report_Writer_v2000.5 5 ^' [- y9 o9 M2 a$ x0 p
) k3 t! D' k( d. kMentor_Graphics_Variant_Manager_v2000.5 ; W% J2 r# ^0 ^. U
/ W% k6 ^3 e5 L0 D, oMentor_Graphics_Suite_v2000.5
6 t) m7 x8 z- Y+ I: {, A6 H4 {$ _3 F! G+ a2 |" oMentor_Graphics_Discovery_PCB_Viewer_v2000.5
: ~& ~! ?: Q, @4 t- ^' u6 Z* M, W: R7 }! _8 ]# X5 \2 @- |Mentor_Graphics_Discovery_PCB_Planner_v2000.5 4 v6 q- B( K) C/ a8 A
' A! u" R  Z4 L! rMentor_Graphics_Edif_200_Schematic_Interface_v2000.5 3 Y' W  L& a- a$ R2 M" Z
# A9 [: w) [1 I9 ~& w1 g, m! N# R$ gMentor_Graphics_Expedition_PCB_Browser_v2000.5 原理图和PCB查看器 ' _! W0 _! Z4 O/ c# n! z' i9 U; r' b; M
7 O! M, i) q1 M$ S" T! G4 B1 yMentor_Graphics_Core_Libraries_v2000.5 $ F3 p+ |* E' Z5 s' I/ ]& x" `
# Y6 q" J2 G2 `9 HMentor_Graphics_DDM_Administrator_and_Client_v2000.5
/ f/ M. |6 a7 ~; Q( i# g% f0 K( ~# V& i- t. j" gMentor.Graphics.HDL.Designer.Series.v2001.5. Q) C, q9 p5 N& h
# N: O! ~' e* c  T3 a2 q2 ~& \. H---------------------------------------------------------------------------------# x- M+ R5 |  D7 `2 g9 ^) m
; W# C4 X5 g; i% ^' n" H1 XEN的安装设置:7 ^6 A. c; L9 i3 W0 l( c9 ]0 a, Q
4 f0 d9 F+ [+ B% U第一部分:要讨论软件的使用,首先就是要能正常使用,那么,第一步就是安装软件!& ?4 b& E3 w- f! g: j
0 v3 i  X' f! E" g(因为xxx原因,lic的问题不在讨论范围之内)/ m* c; P+ |% s% l8 M6 F+ u9 e. c  W
1、运行setup; o7 O1 S; ^( ?$ |# q# ~3 s
" @  u* ^# e, ?* D) s2、选择stand alone安装( @6 t3 i' H! j1 v/ `7 s5 F8 P; l% X2 h# U0 A
3、选择安装目录即程序开始安装6 o9 S0 r* ^& k  \* t! H$ |6 N
2 \7 [5 C+ S+ a5 K# S% J' w4、呵呵,完全安装吧,省去偶n多口水。等软件安装到最后会有些窗口跳出来% n7 h5 x0 F3 e2 G6 E8 |' E) Y$ ]2 R' [! j9 q# h
     要求确认什么的,默认都可以了。0 D0 x" a4 s  {+ }" E0 s
0 q  v) O& b# v) \5、期间会有lic的设置,先skip!让软件安装完。
9 i5 p2 J( k' j' C) n: I* H0 X0 y5 L) G3 q. T" c3 N+ E& b0 \# V6、然后是acrobat!) `; y! K4 p4 n' O0 F# J0 H3 o9 b- B( z
7、确认安装完成后,接着装xvision,默认安装即可!重启计算机。9 ~/ M1 c- |; n' `1 D
) O9 }! |/ o% `$ \) d     注意:如果是光盘安装,不要把光盘取走,重启后安装程序还要读一些文件!7 @. }$ c  ~% W9 A* P7 Y5 K. H% q7 @# U& x2 [
8、OK!安装部分结束。
- \) d+ j: N: ]5 a) P" M* Y& y. m) }" H第二部分,软件要正常的工作,基本的设置是必须的!, o" D5 X+ D. u: Q$ W. u* \
1 ?3 J9 F! f0 e) C2 K因为使用了nutc及xvision等unix的仿真软件,所以,大家往下看: ^_^!
# y( N; a* v- `$ q; J- `; C5 o! N6 {2 h% ~1、xvision的设置:
$ d; @& e' @: d6 Q& `% a1 Z# p% Y/ Q# i9 H0 k6 v     进入控制面板-》Xvision profile ,1 w: `$ \: W) M
- @0 l5 }5 B( D     选择properties,) D4 ?$ h) D7 @0 `( J! D! K  O3 D0 T
     选择Fonts,选择Add,7 W1 ^4 m8 H$ \4 j9 t) m7 k
- e! p( q3 @7 G& e: O, [     选中Add font folder,浏览目录,选择x:\MentorGraphics\MGC_HOME\registry\fonts!% t+ L6 O* ]# ]. N" B2 B) u( H* D) C) ]
2、控制面板 -》Vision Communications,选择Transports,把TCP-Unix那一项enable!! K/ W0 v' z4 B7 j) @( F" h& l/ Y% d$ K9 M1 x* U# y6 C7 w
3、lic设置:开始菜单-》mentor graphics licensing -》configure licensing ,xxx!9 i$ J; }" q; O+ L$ }
* z( f; \! X  ~5 Y3 r+ W1 g, C0 f4、环境变量设置:3 K3 n7 j* B" |" p
+ y7 c' p- u1 j* F; \! \     变量名:MGC_WD    变量值: 你的工作目录$ j. r1 F! o2 @* o
( \; U* _* b' l" B5 o5 c行了,基本设置OK了!1 O& i7 l0 u& h9 H& ^5 u
( V+ v5 T4 h- y# X  O第三部分:默认库的LOCATION MAP, B. G$ H. T1 d$ M1 {8 L' p" [5 h
$ x8 j) |$ t* y" A(安装路径不同而不同):
4 h8 d) W' v" o# `1 K4 z9 D! f: q' W8 ?$MGC_GENLIB3 f* L' |8 O1 z* @1 b' T
: V5 ]+ l$ `+ w6 w! Fc:/mentor/en2002/libraries/gen_lib2 }) |9 X* n8 S* v  ~0 i  @
& x8 v6 w, W6 s, Z7 D$MGC_PASSIVELIB1 l# g) g) y- k! x' G; b
  l7 a+ K$ t) [! H/ C' zc:/mentor/en2002/libraries/passive_lib
" Z! }! \, d1 Y7 H6 y0 J7 O: V7 `- |4 M, }2 H$MGC_APLIB8 T; k, `. `: m" N* P; J. h1 |5 M5 m/ E
c:/mentor/en2002/libraries/accuparts_lib, b/ l0 f9 y% Q; w' p
/ c2 e, j8 ^2 c2 p; v# u$MGC_TEMPLATELIB, l0 ^/ B: N( F
- G3 f9 K4 h" f9 i% X9 Y" D1 Ac:/mentor/en2002/libraries/asim_templt_lib: M, F" V8 I1 D) u' C: J. E# x+ E
& x+ m/ m/ P, U1 H0 C! A# ^$MGC_SMBLIB
/ I+ x6 V! U) V8 }* l9 y* }3 [  w7 a, p  C! bc:/mentor/en2002/libraries/accusim_smb_lib" d" z; {/ N. Z  x4 v& v3 K# k! }; }  Z7 w6 N( s
$MGC_MISCLIB' @/ b- I# y2 M7 m! R2 L; q
: }; N/ D$ L$ A, a3 r' nc:/mentor/en2002/libraries/misc_lib6 Q! [1 Z, M/ k. @7 Z5 h) I3 }7 T
呵呵,下面我补充一些有意思的东西哦!  :)
7 Q3 i& E' x9 U- Y' I8 s6 _6 I' f" C( Z. ]大家都知道Agilent的Advance Design System是一个很好的rf设计软件,同mentor的Board Station配合使用可谓是高速设计的绝佳拍档。. A$ c( z" r) Y
" X/ a, U: T6 Z首先,我们要做的嘛,把他们联系起来哦!8 M* L9 t& |  X# d: ^0 M; d* h9 Z% s6 d  @" j
第一步:. i/ ~2 Y" d% F7 s0 g: m
" Y( l! H2 q2 V" ]mgc_location_map里,要加上:" I; d' N; l/ i/ ^- o8 I# m' i" S4 I8 O) t. E+ y; Z' W
$HPEESOF_LIBS( A, s$ l3 @3 d. _5 U  p! ]! a% \; `/ |  _
c:/mentor/en2002/libraries/hpeesof_libs. g0 k% H5 C0 }# a' e
3 u3 D/ V& W9 u4 f; _9 y$MGC_S4LIB5 }: ]: J, L0 I8 \6 C/ p0 {* O" h
c:/mentor/en2002/libraries/mgc_s4lib
( |: ^; P4 G5 }! r, H; O) R8 K* z) ~. z1 Q/ h5 A$MGC_ADSLIB
# L' m( ^4 z, @2 F2 q. s8 S9 r0 ?! Y5 Ic:/mentor/en2002/libraries/mgc_adslib! u5 I, q8 Y3 t; h0 V% F/ ^+ _
$ E- m! m7 E+ I6 n2 M" _% W' T这些库文件其实mentor本身就已经给我们了,; ~& c) x, q4 ]) U/ t+ D- S5 [% b- N# f" O8 P& {' F5 w8 S1 W
查查你的硬盘:2 R5 Y. ~3 m# w% J2 M! R8 J: g! o. j& t' G4 u
c:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\data\lib$ O4 x% m% R; q/ K) ~
: \1 f  w8 M1 B把里面的文件tar出来到c:\mentor\en2002\libraries别告诉我你不知道tar是个什么东西!!' W0 H. O, N) r- K3 [. b* n
. |$ F4 ?* n( ]5 d* A  h! \, C8 i然后是设置环境变量:
9 U) Z9 f+ p$ W, q9 m2 j. b( b, ^/ z+ S; S% BAMPLE_PATH! x: N1 `: P2 j9 ?% P8 e5 U
7 P! p& Y& q- z% Ic:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\userware\en_na
" E  Q! K& X# u' O& O, }  R- ?- ~- e) l, V: O; k! p/ t( C记住,启动layout这样的模块的时候要选上RF选项!$ I+ e2 M4 T: R5 B% P4 t
8 ]& c( W5 ~- `7 n7 B4 K" Z. t# h! C( `
' o6 X7 S& M! D* F1 Y----------------------------------------------------------------------------------------------3 p. K' n8 Q# Q7 C& F: P) j( v" G
: ]8 O. U( p6 K* o3 M4 i7 b6 B/ R; Z! X  m# H
2 X" W& P+ D( r- O+ F6 _6 e. z( B我用的工具是WG自带的ORCAD-EXPEDITION interface7 L! n# L, Y. K+ H* Y% t- Y2 O- w+ }" R& z8 O$ U/ m
1.把\mentorgraphics\2004\wg\win32\ocint\bin\mentorKYN.exe拷贝到capture\netforms目录下  Q( N$ F( Q2 T( C
. I/ v. c" C1 Q# \. Y( Z+ f2 Q) p2.在orcad capture中 创建网表(这个大家都知道了吧^_^),选取other子页,在formatters中选中上一步拷贝的mentorKYN.exe,点ok。0 x  @: O# s) m" S" X) Q5 M' k' h5 A3 @- T1 B
3.打开wg的ORCAD-EXPEDITION interface,选中在orcad中创建的.prj项目文件,选择几层板的template。0 z' n/ E8 B3 }
' E: t7 b% j9 }* J0 @# [! z) S4.打开job management wizard创建pcb板,然后打开pcb expedition做你最后的工作。5 X  @6 \/ m3 a# B7 G# Z
3 J3 D% W8 G* U, X5 v# {& N3 X5 b7 W4 x$ d  S7 u3 P+ c0 H0 k  S
注意:你可能在第4步创建pcb的时候会提示forward annotation failed,这是因为capture中元器件的value和wg中的part number不一致,修改一下就行了。8 j+ @& g+ @) A  K& X: A7 X# r+ R$ c+ [! f$ V9 W
8 T+ o2 m! c/ a" Q+ u
% \& ]& Q" Z3 T% B: [不建议orcad to mentor wg的转换,假如一个很多元器件的原理图,在orcad中修改元器件的value和wg中的part number一致是一个巨大的工程,而且在allegro做pcb也不见得比mentor 的pcb expedition差。
) U3 G3 F8 Q( u1 Q$ k8 l. Z) B, R- m7 ]( R
3 f6 ~( b1 r0 D8 z% w# N; O; E, P! m# g' k! L6 m$ `----------------------------------------------------------------------------------------------. d% b2 O3 W, e, P) J( u
, n7 e$ E, ?" u0 W  ^) N3 d1 u& H
2 h: O9 p; ^/ j# i# b/ u, j3 Z+ j" G* G3 F' q* t先用WINISO工具把BIN文件转换为*.ISO文件,WINRAR可以解压ISO文件,把三张CD的主
% _- K  F& ?  a$ w, @/ @! i, a& Q& a/ T/ B) Z/ d8 ~/ }+ N文件(*2004.1)放到一起。里面有安装说明!大概步骤:' e4 @: O* H& N# B" P
/ K3 `. }& w1 J& ^; Q# L- O1.用记事本修改LGN文件,改成自己的网卡MAC地址。3 s; \7 }  e' `; Z& T
: Q0 \5 J% w1 ?; h, d* n, I5 ]3 M2.用**.bat程序创建自己电脑的LICENSE.
0 |2 ~6 W& c; x! i. E5 X+ U2 R( ]& x! w' ~3.设定两个环境变量,指定LICENSE.(里面有说明)& X( B' t* f4 n0 `1 E  }* t: J3 S& t+ L. v5 F% d9 G
4.安装任意程序,指定LICENSE文件夹.- \9 f& N7 c$ X1 N2 j" j  @
; ~) f( p" y( H- ^3 w备注:*.ISO文件推荐虚拟光驱安装。
. Z" i) [; q9 V( D9 H& v$ z- X5 B; v6 E9 R% [6 `& a8 x* i
( ^; r; d9 J5 n& E5 R/ O' n  ^  E2 W+ l+ Z----------------------------------------------------------------------------------------------, _! ~, ~1 m4 b6 C( x' w& s: g$ G4 C( ]' Q7 j$ N: J+ c
1.viewdraw的库如何与Expedition PCB的cell关联,- ?# X3 l8 Q- D) M  @0 n
& E) n& H. N4 Y( e/ s; ^0 f我在Library Manager for DxD-Expedition中parts/ K4 P: m# V' D+ F$ C  ~$ _
  c6 C& X0 E5 Y: V* [: f" i) S中已经将symbol与cell映射了,而且预览中能看见二者,2 v  l/ R8 w" Y2 {
  J% Z: O  d% |; M. p可是在viewdraw如何加载库才能在像dc中那样放置part,
) ~3 P# Q3 K* M3 F( N# W) Q# D: B9 E8 }% |) B  _而且可看见symbol与cell?在viewdraw中只认symbol,' V8 k! [3 [; W( \& y2 {6 d9 t* l% D# D2 C/ i# a0 p
我加载symbol库时,能放symbol,但却没有对应的cell。4 c# i  [1 A8 j5 t) I5 s5 d, a- E6 s" o4 o
请教如何解决?6 d, z- g" D* n' J1 p
) H+ U, S6 H  q一。viewdraw  建立symbol是要有 package 的信息(同中间库中存在的cell对应)。/ N: S7 |' y- @, t" K1 F" M. ^! O  g6 ?0 D
二。Library Manager for DxD-Expedition  连接一个完整的part和以前的wg相同。
4 b8 V$ Z, g, p5 @" _. D1 h9 @* r; E% y; d三。在viewdraw的cell视图中单击右键,选你用的中间库。
) f8 q8 f4 T; ]# u) {( Z, k! N) w. ~3 A4 F4 F" O9 U0 y* I一般情况没有问题9 e" |( n" G3 e; u4 U7 X5 u- p/ u. Z" }' c" A. B: w1 e% {6 X7 w
如果Expedition PCB掉入网络表有问题,看看是不是pintype没有建立的有问题。) a5 X1 L" _: Q. o- ?/ Y9 ~5 c7 s9 K) l) k4 W
/ Z: b, }/ c& c# [+ |- M. a. \) Z, ~9 K5 r. D8 }7 F& `5 f5 c6 t) L& {
谢谢知秋一叶,按你所说的我现在可以看见cell了,不过我还是有些不明白。5 a$ l2 I, q. P4 ~
" h4 m% h8 J. o一:“建立symbol是要有 package 的信息(同中间库中存在的cell对应)”,但是许多时候可能多个part使用一个symbol,他们有不同的cell,例如,一个n沟道的mosfet的symbol可能对应着IRF830、1N60A等,但他们一个是TO220,一个是IPAK封装,如何加package 的信息?是不是需每种cell建一个symbol?, n$ H( r/ c/ D8 e! u9 }/ z! k$ G
8 |& w: t, I/ u1 v  E# t' z二:如果symbol已经和cell对应了,那在Library Manager for DxD-Expedition  连接一个完整的part还有什么意义?1 W& k5 n+ L3 W, K) a$ t% O! J3 ?5 s. J) z0 G; E9 q# W! Z
三:我已经在Design Configurations和Project Editor里设置了中心库(见下图),怎么还需在viewdraw的cell视图中单击右键选中心库?/ V. h4 c- i" P& Q1 _# e7 b8 h7 c1 M6 p8 s9 L# k  L/ H

9 e" F/ Z0 e9 \8 w. N+ v% c& @- X" m! h. N& S8 q: x4 {# K/ j3 V/ j----------------------------------------------------------------------------------------------# e; {- F) j$ ~$ p( Q& p
' x6 E# z# L( k' }: S; |+ z' N( ^0 D
8 x, d- k8 K) @, Q$ M3 K使用DxDesigner过程中遇到的问题一4 Z2 j7 ]6 z! M. [0 ~" H* q" m* J6 \  Z% I
DxDesigner中Symbol有如下四种类型2 V* ~/ h6 r2 U" I# v5 T: j
8 _3 f/ u# Q# DComposite:
' K; {! C' L- H$ Z$ o" E* b- v: S6 R  `' MModule:
9 q8 _" `$ x3 o7 ]  q; x/ ^# f! f* v. Q* ~/ `Annotate:: T) m6 h0 [( k: }) Y3 ^: p
5 T0 M+ d8 [5 m) rPin:5 l8 O( L' Q" B: q
. f9 Q- U% l) ?2 ?7 J% I3 z9 _问题是:如果我想画一个连接器的原理图,是选择Module还是选择Pin?Pin这种类型的symbol的主要用途是什么(我只知道GND、VCC等全局信号可以做成Pin type的symbol)?! F, u! F- C2 n4 t1 \: H4 _% s
# E9 W1 ]: ~  n/ x备注:页连接符、层次连接符等用Pin,有实际器件封装的连接器用Module。$ k8 W% ^7 b4 U8 o) _: v4 `& h$ q- [9 p2 ~+ }5 d
0 ~0 g1 w# i' @. ?2 P- {8 G" {. [0 B. F- Z, t" B0 V. W
----------------------------------------------------------------------------------------------8 u# i) j$ J3 M  B) Q
# I6 Z& C* `/ i4 f9 r, p. E1 h6 j! P
' ^. y# y% l7 d1 ~" S3 E9 k' y% g- ~" u使用DxDesigner过程中遇到的问题二, q( a2 u% R) d7 R- B0 |" o" E
. Q/ c7 W- f" ?8 `$ VDxDesigner中Symbol的属性(Attribute)中有一个“PINTYPE”属性(定义在Pin上),其取值及涵义如下
1 `: \0 ^/ s4 j9 c+ K5 W: e) ]2 v7 m8 r4 a  l( v  W3 oANALOG --> Analog pin* w0 z' p! j* M
, v# G, z: D! l8 QBI --> Bidirectional pin  y$ l. \, X9 I1 L% Q
  C- p3 ~$ A, nIN --> Input pin3 M9 m* I* j4 ~$ N0 e8 }: s" p. T
2 H/ U" b2 K+ n# `6 a" z/ sOCL --> Open collector pin
/ K0 m; Y, x. e5 r+ {* V5 s% c# w: r. N8 L. I* C: k, L, b. TOEM --> Open emitter pin5 r4 l0 Y+ }" y/ c" Y
1 N; v  O. n" e: |OUT --> Output pin" d% t6 a: A5 k; ^( j' x) E/ `# e3 y) @/ W. p
TRI --> Tristate pin$ ^! y6 g6 V1 {$ L& C
: t2 o2 S! ^) _% t不明白“TRI”与“BI”的区别?ANALOG类型的PINTYPE又是什么含义?有谁给解释一下!7 t& T1 z4 D$ @
, S. m7 @' b2 I* J- M1 [- H另外,在pci9054(一块PCI板子上用到的PCI Bus控制芯片)的数据手册中对pci9054片子上的Pin的类型有如下分类:( b; a( d3 Z/ k' E( I# V. B+ T6 d
  f8 T$ X; X2 D' Y( ~I/O --> Input and output pin' J7 x9 \3 _* g" v/ v& z( e8 N
3 X7 y8 i0 R# _* X" JI --> Input pin only* \/ v6 Q! q- C  S1 w
  d$ w# Y' O, W4 A, MO --> Output pin only
, R$ @  X+ X, j+ @* j4 A, X( T+ p: I' @1 ?; _( h  a* ^5 \TS --> Tri-state pin
. O$ Q" J6 B3 m3 O  y, T2 P4 S: I( W# r2 kOC --> Open collector pin7 u; {6 c5 X" M" n8 J
1 Q3 r9 I, I) C9 k- ^TP --> Totem pole pin
3 c  \4 Y/ ]$ y- i- z! g/ A2 [3 J' OSTS --> Sustained tri-state pin, driven high for one CLK before float  Z/ K: |1 F/ p4 w+ B8 @3 A. R; n  [9 S. G5 |, G7 \; @  o
DTS --> Driven tri-state pin, driven high for one-half CLK before float0 P& Y6 |" B5 _2 p, e) _) c( r, R8 _% P5 c5 L
数据手册上对一些管脚的分类举例如下:
, t# I' U. |! x2 q( i7 A( }  K/ i) U2 g3 K) X) m# n0 y* E; d" jEECS (Serial EEPROM Chip Select)-->  O TP( \. i; u- q4 {- I; @* h! W
- Q0 _. K0 {  Y3 HAD[31:0] (Address and Data)-->  I/O TS
% R' ~$ ~/ f7 T8 i7 J. X# E. X3 K/ i+ `3 ^FRAME# (Cycle Frame)-->  I/O STS3 p' A! g! h3 V1 T$ d, b" Q  I
" e* c0 q$ K9 sINTA# (Interrupt A)-->  O OC
. v- ^8 |% v* R" K8 f& Y& T6 r( l+ K4 U0 _8 pLINT# (Local Interrupt)-->  I/O OC9 U2 Y! ^/ M2 b! C
2 ~; G8 G( I. k4 N6 pTA# (Transfer Acknowledge)-->  I/O DTS; R0 k) j* y$ q6 i" Z1 z3 G& U; m5 ?) _: H( b1 p
问题出来了,在为pci9054芯片画原理图库做symbol的时候:7 b4 c8 G) U- }* f" \
$ K) y/ N/ C. X9 D' s对AD (Address and Data)是选择 BI 还是 TRI ?5 z9 ]/ ^0 [9 c$ b) L3 ?+ o
$ k4 j8 `" e7 b对INTA# (Interrupt A)是选择 O 还是 OCL ?3 s3 i4 {4 W9 `: L% [$ U+ ?
3 u& e1 P: K5 Z" R对LINT# (Local Interrupt)是选择 BI 还是 OCL ?7 Y) C/ x: o- t
7 n: E/ ^9 {6 d6 w& mSTS、DTS类型的又对应哪一种 PINTYPE?5 w, q* {% q' Q0 O
5 ^1 Y7 e9 r' bNO1:  select Module" J9 J6 V3 r6 o" ~- _/ ], w. L# H. Q! |3 `% j
. |$ }1 [( a& A# w/ l, ?, ~2 O/ G
; C- P. ^/ S/ O6 N9 INO2. TRI   推拉输出
$ S$ j2 a6 h& B; t! B5 J  l- ?1 h6 U! z- j) |# V) l6 u+ ]6 y* N( o
2 i5 [! Q7 ~3 R2 m- v8 e      BI    漏级开路
0 s8 R2 o; l/ ]5 u/ a0 G9 F& c' ]: H$ ]& h* {' q1 e
5 m9 t7 ?" h, B( s3 n6 f) u  M# e3 }         这个和硬件有关系,和管教功能不大,比如 address 一般是 tri,data bus一般应该是bi
. \2 f' {6 {7 I6 A. Z4 x% T8 v. m. K4 m$ c* O/ h7 V我在建元件库的时候,通常建完一个元件,想修改脚序号(如1.2.3,想修改为A,B,C)或想再加一个PIN后在PCB中重导库便提示警告如:"unable to update the cell 'PSOP36' in the Library Manager.
3 ^- R% v$ S- ]% Q$ q7 u# O- w4 Q, j; L$ W1 UPin count in cell (37) is different than in the referencing part (36)"有哪位知道如何才可以将Cells和PDBs中的PIN数目或PIN序号一致,便不再出现这类警告?这问题一直以来我都是忽略不管,因为重导后的PCB会跟库一致,但一直有疑问.还请大家帮帮忙!!甚是感谢!7 F" j. |2 l0 s% g" x0 T5 h% j/ J; v; J
! Q7 c: C& x2 r0 m# h( ]8 `
6 ^+ Z$ b0 Y- k- F8 h----------------------------------------------------------------------------------------------& A1 _7 Q. c" r5 E2 t, y0 d& D) n
0 l8 G  H! e! J; L1 R" ?& _& U) u6 P" B$ K$ a8 m* }. x2 y( j
6 a1 k* _' x! h3 e4 I& w  {问:wg中如何将已经加入泪滴焊盘的泪滴全部去掉
* c' ]+ M7 R/ o) T% o( ]4 c0 m6 S  I5 a! T2 M4 `5 [答:select-teardrops
! f* n/ S$ r) ]% i- P/ A8 b$ ~! B7 C3 t: _' K4 z& O. F0 jdel its。
( v: o! |& J. u1 @( S& U, C6 Z1 O: L* c3 ~: T5 T! U+ k: b. O$ ~0 C& u- Z$ E$ X, @! Y/ E2 ~# v2 u1 F, q
----------------------------------------------------------------------------------------------$ s* g& Q0 x2 d; }
) K3 _  E; S2 Z+ V2 N6 Y: S4 ?& _4 f) J  F- w5 m% i& V0 T0 j6 U' B$ Q& {9 S3 _
问:Mentor WG(Expedition PCB)中怎么敷铜?没有Plane层!
. A  d  I, U* }7 u( N2 v. Z! \, r1 h. `3 H/ t, P% o答:1. Route->lanes->lace Shape4 ^# F& I; o5 r/ M; Z  b
0 F+ n! h/ v) jThen 5 U5 M/ [: A% e
" ?; g; a  U/ z0 @( w  v4 S2. Route->lanes->Planes Processor' J. l8 d: a& D3 X8 H5 |
* s. L* g. I; B3 b- |3 _4 n% f1 y5 ]# {; l+ h" l$ Y( j7 J2 \# s& Y
----------------------------------------------------------------------------------------------6 Q: x& e- P$ P3 Q
7 Q9 g0 T) R& e; P' \# h
$ X) ~6 q* z* U; M2 A$ t+ f" \( m) q问:Design Capture中如何选中相同类型的东西?比如我要选择所有器件的Ref Des,想把他们的size改为相同尺寸,应该如何方便的全部选中呢?7 {/ @% K7 r$ E  u8 m# T9 ]* l* N. C
答:你把所有的东西关掉,只留下ref des就可,然后框选,修改属性就可6 l! s: b1 v" r  B
, `5 E6 d+ e, `$ `$ N3 k6 s! x; n3 u5 G- b3 P7 n# t7 o' Q- I/ b) W& V6 M  q: v  q1 H' C
----------------------------------------------------------------------------------------------3 O. O( ]- I6 j0 @: ^1 w% ~8 j6 b- J  n- G' b5 z# L

/ \2 b. |! u, H! ~0 V1 R' |- y8 u( c8 d' k; G7 `& \问:dxdesigner 如何自动重排零件编号?我希望韵能够像orcad 一样自动重派零件编号,r1,r2 r3......) n3 A6 p$ E% [' X  Y+ H1 m
  k1 V! K: C) [2 ?+ r' j3 G我相信dxdesigner 应该可以,可我不会,& p, Z& M& K% m9 {
: ~* l& {# i, Pxiexie0 u, g* a8 T% D4 f. W# n1 ], N
5 c( K, [6 T8 X7 \$ |答:tools->Creat Refdes; D( o# L8 y7 O7 j6 }3 L
8 T# A4 w8 ~4 ^3 M7 `5 j" {. }4 N* D. [/ K; D0 w0 e- \( h- N% S9 I" p* Z" T
----------------------------------------------------------------------------------------------
5 q- w1 p- w3 \! O5 m  z7 N' _7 t% [0 k# q4 M* e6 i9 a4 u+ E% N( U3 a6 F3 P1 q
7 K9 f. k& P" b9 d; S8 X( S2 t! ?7 r问:Mentor WG中健PCB封装中的绿色符号是什么意思呀?好像是个定位坐标,上面还写了个C字
7 r' K- T5 T/ y+ z6 s1 Q. ^  ?! P) \6 @. O3 O  |: F答:原点,做PCB封装时可以依据它做器件中心。
/ R9 U* U. \5 L  O' x' P* \; j* [# z2 N# L4 v! @( j% S7 F" ~6 H! r) Z1 S& B9 x; Z6 d
7 T1 Z1 L# C$ p$ M. X----------------------------------------------------------------------------------------------' L# j( D1 H8 J4 y& [7 ]( k$ L2 W  P' o7 L/ v# h1 g
8 k% B9 L. y; G$ A
- z& c+ Y1 c; Q问:Design Capture的中心库建立多个PART的元器件该如何建立?比如74hc14含有6个非门,只会建第一个。' `5 h5 w! V& O# C9 w' q
8 L' S3 e# @* n# B* k; t' q答:6个非门,就在slots那一栏输入6就行了0 q- ?1 t' Y) Y6 I2 a( N) B
6 V, p, n4 v& l& T2 Z
& T: M& Z1 x  j; D2 K% B% F: A( b! u8 d7 O; _% m----------------------------------------------------------------------------------------------0 K9 t- i$ V* Y" \5 p& n1 ]
  X7 ?0 @; @. T4 C2 V; q: ?5 D* f+ a) Q+ A9 ~4 n1 j8 p+ V, c7 b+ G
% V) X" Y$ V- S3 N2 A  B; I问:Mentor wg2004中能设置等长线吗?
1 i1 r0 U+ S$ b+ \1 N  V( `% n8 j7 S1 y$ p; h/ A( N, K& [' O8 n! ~* Z% K; n答:你有没有试过 delete the " Diff Pair set number " and "Diff Pair Tol. = 0.1th" before tunning?
" b( W( _4 ^0 I( H$ s( h) U6 @0 {, Q# L: e: BThe tolerance  depends on what you need. + f1 S% X  N* o9 }+ D) N+ B1 B
+ {5 F; x! X' K3 m1 N8 i3 kOther isssues to be considered:& z, H2 w, g( Y' C4 w* [6 c2 [/ U
5 N" z# ~! n1 R7 q1 |1. Tune the short one.3 C6 T9 z3 _, ^4 S  M& l: v6 L( E" X. v8 C. Y9 v: z1 W7 }
2. Do not fix the tuning trace section.
9 D, j% t( q$ z5 ], z% Q4 d/ J9 n+ Q* o  b( |! |3. No DRC on the traces.% i) a+ U8 `6 y9 \- V+ W; M* d/ K  q- g9 J8 T8 ]' ~
4. Enough room for adding tuning traces.
* p) p# ]' F9 N. F5 [* L9 Z/ M9 {6 A% g* U$ g4 B5. set Routing Grid =  None
  [7 n2 E- Z/ t# m5 v* ~1 |8 v4 Y在net property中将两条线设为同组,最大长度一致,误差尽可能小,先手动布完后,按下TUNE,应该就可以了,或是用自动布线里的先ROUTE,再TUNE DELAY,也应该可以。
, C* C4 `( @5 c" \  j4 F0 {% n9 O; `- t2 s! a2 j可以的! l; M% j9 ~8 f( e% a1 ~! u
2 R3 V4 l# d0 b9 V你先设置一对线,记住不是差分,在是差分前面那个,画好线后,按F7就好了
; s5 Q3 U0 o: J: ]3 |% }% y( O* B3 V& W% v: v, K& Q/ W很简单
- m9 O$ b& \8 n# b& H# M8 O+ C4 f! Z+ o- }' Z/ c1 ~/ W6 W9 H! d! g
5 i! [( p& Z  f  g; V% T# b( |; W. t5 {5 B' M问:求教各位前辈WG2002:Expedition PCB走线问题刚学WG,手上资料少。有个问题问各位前辈:# K. `: m3 p, g, y' b
& @  Y! k2 y2 s4 B2 G用Expedition PCB走一根线后,用单根走线模式在原线上再另走一遍,
% G# F# I" v) P- E* z# f) t- C: \  B: G; a$ l# q5 H发现联好线后,又变回原线。相比之下,在POWER PCB中,新走线后,! ~! K+ P! r+ D+ N
/ D  L7 I# w1 P/ r; k0 b0 I1 ]原线就会自动删除。觉得Expedition PCB这样很烦人,是否设置有问题?求教各位了!
- h6 h9 J4 q/ ~  V- w* z- d  D3 j7 p2 B. u4 m/ Z9 V" V答:按F4键切换GLOSS模式: I7 {: t' n8 q- a. _0 d- B- K) [% ^! C
" h+ S# V9 F+ z) V9 q! Z& s6 P. _* D
----------------------------------------------------------------------------------------------& I: Q  ^3 }7 k: K
/ J/ F0 c: j5 w) `9 `2 k; @; |7 a% }) {( n0 f/ g
7 u1 K. J! f& f问:请教关于Expedition 的规则设定。
' m$ I& m+ \( D: Y6 H) T3 z2 G$ K4 D3 G2 j1 }: |4 b如何设定一个特殊net 的 trace 与 plane 的间距呢? " v! S% x3 Y3 k$ I* j2 N. s# m
" k1 L: }' w! k! Z5 p5 s8 J如何修改Expedition 中的单位? " th "  to " mm " ? & E% C: W! X4 y1 v8 n  n: w  c! s8 `, J) `
请高手来帮忙,小弟对mentor wg 了解甚少。。。/ ^. M4 T. N+ i$ w5 E
& Q8 f( h8 D) s7 W8 B
: k# ^: S( R0 q) N# h% b# C3 q; P! n3 x. D9 [答:在菜单中打开的次序:, p3 u: B( o! \6 h9 k0 L# b( R0 P! u7 o% {
setup->setup parameter,打开了一个对话框,在右边有一项isplay Unit 下的Design下拉框,0 Z( w( V( `8 h; \: \: u! }
  c1 f2 r8 B* C* w; e# Q' I如果还找不到,就不用找了3 B. L' m0 z: S& B  e# n/ L( n8 q* Z6 ?
Setup >Net class and clearance
/ y. E$ ~; F1 v, L: C' e' ]+ j. i1 X0 o/ v  pFirst, Give the special net a new  net class name (it's setting can be same as default  class), z- ?6 ~& E% o9 u# E- [4 b6 |& x0 j/ ?  B# M
Then, in Clearance Tab, New a Rule Name, and in it, you can set trace to plane clearance,
- m% x, Z) F! k% Z- Z4 w' @. h+ a/ j" q9 c2 W% _. ~Last, you can Set Special Net class to Net class Rules ( Each Type Net class).
" H' e% I3 D; _1 \% X3 M& N0 P$ f- u6 F& M( T9 T$ x' v0 k2 F, n9 i% c) J7 S
4 Y3 \  r! r0 j5 ]1 X3 d----------------------------------------------------------------------------------------------
5 H% |7 o. v' ~, Z6 `0 x( U: s# a' V/ y' r! p0 u, D- _" K
6 I" u5 ^) o, [+ l4 }' u7 F) G# k( E8 G问:[求助]第三次虚心求教WG边框问题我有一个非常复杂的手机板子,我把DXF文件倒入PCB$ J" C3 J  m( Z  a, M
: z" T8 }! {* c4 a0 K后却不知如何做成Board oultline和board route,默认状态下的红色边框和灰色边框无法删除。) X1 G8 d5 e& n; `
, c2 P  i, X, ]9 \! j# @; w+ \5 u9 |恳请各位朋友再三帮忙。
% R& _2 Q" E$ V' M2 y* t4 V* s; Q. d( i5 f# T9 [/ o; N* Y# a& P/ B) v' `# \
答:要在d raw下,按住ctrl 双击线.默认的 boardoutline 和router board是删除不掉的,, D- V, V: F$ v) x+ j* X
4 b. T# V# K+ ^; H7 j+ g9 M除非有新的polygon被change layer 成boardoutline.,默认的才会消失.
1 U9 P# z5 Y% H, I* h$ j6 |- K; ^1 O1 E8 \9 w- A! u9 I, `! u0 E% f0 m* J1 F" b1 Q' p$ K
该polygon就是dxf中的outline.2 ?( x' F# v$ X8 R  w/ p8 j
- {7 x) l" |. a9 d7 Z/ o+ Ppolygon改成boardoutlin就是用4楼说的,在. J2 u, h6 d! T9 R2 n: q* X" v. a; v; C- x
draw mode下,将dxf之outline (polyline)预先组合成polygon,! G& e* c7 Z4 z/ B( {, ~) ^
9 ]. j* g& l* J; o9 N$ s% n, o然后选中polygon, 修改其property,将其属性改成boardoutline.4 w, ?. I% p9 A+ S) L+ s+ A% Q4 F8 Y7 v0 E9 H" a: k
Route Boarder 是在boardoutline基础上复制,并同时,内缩一定距离.% ^' {, ?9 E. c) z  J0 q
8 k' n4 \/ n6 s9 u( L我會讓M.E.出*.emn格式的機構圖, import進PCB後會自動生成Board_outline.  而且還有其他好處.7 \3 v/ x! s. j. I& l! F
  v1 ]4 o  Q2 a( A4 C0 {這樣也許最簡單.
: _" q; @; j/ x0 y2 y1 x5 Q  g1 q/ `1 I7 P2 Q7 h; I" L" D# B
% f+ R/ {5 C5 a$ Q2 S& S  `----------------------------------------------------------------------------------------------
+ G* F: v" y8 \) H4 H* r/ A1 l- @: U  |1 `" [  X( m/ c8 A, S: O& F+ C
( N0 J' k0 s. l- X% `; q) B问:Expedition PCB规则设定的问题第一:Expedition PCB中如何设置间距规则才能允许同一网络的焊盘靠在一起,不同网络的焊盘则保持一定距离?我试着将net class设为all、default等的组合均达不到满意的效果。2 k  C$ t, w7 O; P8 [" Z, H
; S) T. P: a5 z  s第二:如果一条网络不同的线宽要求,比如大电流的采样电阻,大电流处线应宽,而变成电压信号送入ic的线就可以用较细的线,这种情况下如何设置线宽规则?" J( `) s( `1 d( g  M/ G/ P
) u0 P1 D" l* o, \: p. x第三:Expedition PCB的线宽规则和间距规则的设定都必须用net class,而且每个网络只能属于一个net class,这样的话很不方便。比如同样属于高压的net class,但他们的电流不一样,有的电流很大,应属于线较宽的net class,而有的电流小,属于线较细的net class,那如何定义net class,设置规则呢?& |1 A1 N2 Q* A0 x) q2 w+ w
+ G. L; v1 G$ C* Z4 A7 P; g" _4 Q( `% B
# I& _/ U: `& P$ c8 q* o  s6 n8 T. T答:第一個問題, 我不是很懂你的意思. 姑且猜一下.
' r; b( O% h+ j& j8 c6 W( \: ~( y' `        如果你想把分屬兩個器件的同一Net的Pad靠在一起, 那麼這兩個器件的PlacementOutline勢必已經重疊了. 在Expedition中, 器件擺放的clearance從”Setup”à”Net Classes and Clearances”的設置表格中可以看出, 是指”PlacementOutline to PlacementOutline”, 這個值最小為”0”. 你想Pad靠在一起, 器件封裝就要造的比較特殊, SMT時也會有麻煩.; r4 y* @" r$ e4 _6 r0 A. u
% b/ U- ^& J" C% h- k8 P        整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.7 Y' o+ i& d# d  M3 y2 q7 \5 d9 M; B% s4 p: c" }
8 v  W0 o4 `  G- g8 P2 X  @0 W* F9 l5 J! K3 t( m8 x- S+ E
第二,三這兩個問題我覺得是一個問題, 都是想在同一根線上走出不同的線寬. 我碰到這種情況都是採用”Change Width”的方法, 只靠規則設置好像沒法解決. 如果有哪位高人有辦法靠設置規則來搞定, 我也很想學習學習.& q" x2 J# h' P! m: b6 x* U
( N4 V+ I6 L, t1 J$ y. b+ T第一:我得PlacementOutline to PlacementOutline设为0,两个器件的PlacementOutline还没靠在一起,由于焊盘之间的间距小于设定值,所以它自动将另一个器件推开,可是靠近的两个焊盘确属于同一个网络啊!见下图     而且即使关闭drc强制放下,布线也布不了。
! u) W% r# `9 O2 o* z) J: ?. F& m0 l8 _9 S, k7 o( C! I; K2 k第三个问题和第二个不太一样,主要是如何分配net。现在我能想到的方法只能是这样(比如电压只区分高压和低压,电流只区分大电流和小电流,而实际情况可能要分更多种):高压大电流的net分配到一个net class A,高压小电流的net分配到net class B,% `' V  U" s: R8 ^4 T# i1 G  J% o0 f5 c, ~# G
低压大电流的net分配到一个net class C,低压小电流的net分配到一个net class D。3 P0 j- k2 ?% V* P! l
" ^0 g: i( \8 U& x/ j" c" Z然后在设置线宽的时候将A、C设的宽,而将B、D设的较窄;在设置间距的时候将A、B设的远,而将C、D设的较近。这样设置起来很繁琐,所以想请教有无快捷的方法?! ?9 _5 G! s' e2 w3 m( P. v4 q
& |" E3 D; a& ^3 y0 U/ nisc94002“整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.”1 I/ q0 D; ]* e  u  L( D+ m; h- h( {9 u
问:对,就是相同網絡Pad的clearance與不同網絡Pad的clearance不同。我感觉这是一个很正常的要求啊。比入一条网络A与地之间的电压达1000V,那他的焊盘与接地的焊盘的clearance应设的很大,而如果两个焊盘均接在网络A上,那他们之间的电压差为0(不计导线的压降),那就可以靠的很近,即使连在一起又如何呢?我就是不知道如何设置才能这样。(当然是在没有违反PlacementOutline to PlacementOutline的情况下)
2 A. X% F" g2 {( u  k+ Q; P- }; [; J! J$ [还有,你说的用’二次設置’是什么意思?* J2 j& k; k" P+ v% _+ U
3 K" @; S) D- w+ l" T6 G答:是. Pad間距設置後, 不會再考慮是否同一Net的問題, 也就是說, DRC可不管你是否是同一網絡, 它只看間距符合不符合設置的值. " R" T7 Z7 B; P6 I8 c
5 L( H  B( [( c我曾做過Pad最小間距3mil(邊到邊), 這個好像是板廠的極限了, 再小就會有工藝的問題有良率的問題, SMT時問題更大.
( V+ F9 U' u  ]: e, Y( R6 Y! M# z5 N' R9 H! x+ f2 N不過剛才我試了一下, 我把DRC關掉, 把pad-pad設為'0', 同網絡pad擺近至不到1mil, 可以布線. 3 }/ W8 t0 N* x: P4 V/ I* g
5 `: [: k+ d/ ^( c我以往都是這樣設置, 我記得最多的一塊板子上, 我設了11種Net Class.8 [* c" s1 J3 Q$ j  ]5 V- U8 Q
1 M! G+ i# N' U4 U& _除非你的那兩個靠的很近的焊盤是手焊件, 而且焊盤較大, 否則一定有問題.5 C+ v4 X; V7 g9 x% m" ]5 E! z4 d
, H( D5 y! a; W'二次設置'的意思有點像攝影中的'二次曝光', 就是指先設置一個值, 畫一批線, 再設一個值, 再畫一批線. 若非迫不得已, 不建議使用此方法, DRC時會比較麻煩.9 t5 Q$ r$ q% [2 u" n, D1 e8 O. v3 T& a
问:你想,比入一条网络A与地之间的电压达1000V,那他的焊盘与接地的焊盘的clearance应设的很大,比如是80th,而如果两个焊盘均接在网络A上,那他们之间的电压差为0(不计导线的压降),那就可以靠的很近,即使连在一起又如何呢?(不考虑工艺方面的问题)如果不是这样,两个同样是接在网络A的焊盘的间距也要求是80th的话,那会浪费很多空间的,这怎么是合理的呢?好像没有别的软件是这样的。
# x+ N1 i* \: {3 g" Y0 u0 ?: y; R0 A* g& P. v. }$ j9 K答:不好意思. 我從入行到現在, 一直做的是手持式消費類電子產品, 電壓都很低, 所以不會有你這樣的情況.6 l8 U* r: ?/ W% s8 F' D1 b
" w' V6 |' O: G3 _& O) e仔細想想, 你說的有道理.9 L, |9 i" B3 c9 W5 q; K, [  N  f. n; a" n9 N) i* X
要像你說的設置不同的間距可以做到, 但的確比較麻煩. 我也不知道有沒有簡單的設置方法.* E  t! c% b% L7 Q+ k
( _" i/ K7 r$ y/ h5 g问:那复杂的办法是如何做呢?就是你用说的‘二次设置”吗?不过我觉得应该有别的办法,其它软件没发现有这问题。Expedition PCB这么有名的一个软件不会不考虑这种情况。即使是电压较低,不同网络间的焊盘也需要保持距离,比如20th,那你没遇到过需要将同一网络的焊盘的间距缩短到10th甚至相连的情况吗?
# l& G9 h  J9 K+ T0 p; G1 @. i% \8 h* `8 T! Z9 p' K答:我做的都是面積很小的多層板, 手機, PDA, 數碼相機, GPS等一般都是這種板子, 在這種板子中一般不去考慮Pad-Pad的間距, 因為在建封裝時,我們已將安全間距畫在PlacementOutline中, 所以當Placement時, 只要注意PlacementOutline-PlacementOutline的設置值就OK了. 我一般設置Pad-Pad>6mil, 相連則是絕對不允許的, 原因我已說過多次.& V) U/ j: }: e# c' X' ^( e' Y: ^* |6 ^8 E& G$ f1 l9 K+ _6 [
設置不同Pad間距的方法如下.( B- W4 [& Q( U: |) y, }
" {! h! S( V: a+ ?+ j: a假設, 現在有"a"和"b"兩個NetName.
# t5 B  Z% k# Z0 R7 f9 ^: h3 c- G4 Y5 Z% O& c1.  在"Setup -> Net Classes and Clearances...."中增加兩個新的NetClass"A"和"B", 並設置相對應的線寬和孔.0 I' X1 d8 b3 k( h' z, l% J3 r9 [( b2 P# U. H6 n* B4 ?4 `9 `2 C
2.  在"Setup -> Net Properties...."中設置"a"的NetClass為"A", "b"的NetClass為"B".
' ?( W6 G/ c: H: f9 j7 C8 ]: X/ W: Y( x) g0 K. {. P3.  在"Setup -> Net Classes and Clearances.... ->Clearances ->Clearance rules for NetClasses"中增加一個新的rule"A-B". 在這裡你可以設置你想要的Pad-Pad間距.
" M' ^% u( F7 z( S- x  W+ M' E* B3 N9 Y: ^: |+ R9 o1 N4.  在"Setup -> Net Classes and Clearances.... ->Clearances ->NetClass to NetClass Rules"中增加一個新的rule, NetClass"A" to NetClass"B" 的 Rule為"A-B".6 |' c! J2 C( f% b
- N6 i1 K7 T- x8 y設置完成.8 |1 ^( z6 `. Z. o
8 _1 U! K5 r  X/ ]4 m, z& M2 Q我觉得关于同一网络焊盘的clearance和不同网络焊盘clearance设置不同,这是# M5 c0 z: `& F) `$ Z* |- ?, g
7 D8 H' @# d2 ]$ i, S可以考虑的要求,不过,着要向mentor公司提出建议了,就象在铺铜时不能象5 l% z! S- k! b7 X9 E" `
6 N! }/ {$ |& |6 x& w+ P0 w& j! Rboardstation一样area fill 可以按照区域不同设置,却只能在plane processor中8 u6 @$ R" P1 S
7 T9 R, F& X  L" N& y& v. C对某一层用同一种铺铜方式一样.4 R; ^! ^' k! n+ ]6 W6 Q6 z
# A5 q0 z# Q) c  v& e& |3 n' C5 r. d
+ o5 G9 t  t& v; ~" B, d& q4 L" `- Q- `5 R----------------------------------------------------------------------------------------------7 @6 [( Q3 M% q& j: R5 \; U9 s9 K6 {: C6 M+ ~& k. v: F
6 s1 E  N: F& e2 o/ y4 f6 r6 M# _9 ^+ i/ S
问:dxdesigner 的设置问题?我的dxdesigner是用滚轮进行放大缩小,我希望把滚轮改成画面的上下移动,那个高人知道呀?请指点一二。7 F( j) i' V  E: w1 q' D$ p5 n
3 B& S* L: d6 \# P% ^谢谢0 ]1 O/ E$ k$ d( S/ [: r
+ c5 M' g7 A7 q9 p# G$ o1 M答:用滚轮缩放多舒服啊!为什么不用呢?如果你实在不想用,按低人的方法看看行不行,在design configurations里的Expedition PCB下,将zoom style设为disable试试!" B4 _( g  g6 X* m9 P
) m' c% P1 m  n+ z, W9 X. }* H, U; Q/ y% Y. M0 e
2 l% s7 O+ B" V# c9 w+ ~  Y----------------------------------------------------------------------------------------------% f) H- D. f6 n0 O2 G! C" e1 r
/ E. @6 z) d+ `! C6 S
$ x# q' N) m* n- t$ O& c( z  p5 {6 [1 C+ W0 L: ?问:DXDESIGNER 的困惑各位同行,DXDESIGNER使用时, Forward Annotation到EXPEDITION.可是出现带有警告的成功转换到EXPEDITION,找到 Forward Annotation 的FILE VIEW,出现的如下列错误,怎么可能那,我那些属性应该是没有问题的,一个做法的,但是我在另个项目中,就可以,怎么办,大家有什么好的建议,让我如何避免吗.他的这些要求,我都做了,可是他还是问我要,dxdesigner的属性我都对应了.看看各位以前是如何搞定他们的,这个情况困扰我好长时间了..
* r! r4 X, \% X$ M: c* y: k; z3 F3 K/ @- E- c- b' B7 r/ @下列是一个器件的信息.# N2 c% b9 H  e! S4 b. x. _0 L/ L- o. w) Y: W+ o- l7 L2 \/ f: F
Part Numb: VOLTREG -> Vend Part: VOLTREG
2 L3 C8 v1 {" A0 u5 G8 a# g9 L& {$ \% k8 QINFO:  Part "AT89S52" was not found in Central Library - Using local library.
7 a7 V+ a. E& i- n  B7 W% b3 C1 j  v* e7 U& G INFO: Cell AT89S52 is not in Central Library - Using local library.3 s- Q9 {! r5 N
' U( C( Y2 @& |  M$ m' w' i' @. V0 r8 l5 K; K$ W- w  Q
/ a9 t9 d7 o3 p" l   PDB Warning:  Missing cell or cell pin data.
2 g# H, D1 e# M5 p* c3 f1 G: F9 v      Top Cell with cell name 7805 will not be used for Part  c4 A0 O0 z( c, U+ Z% i
7 Z* A, c) O6 @# L; E      Number VOLTREG.  When cell problems have been fixed, please
, h) [) e* M& ~' [* S! b0 O' b4 M7 _' ~      run DataBase Load if you wish to make use of this cell.0 O- ~$ ~. E9 M/ K/ ]) j0 f, m2 d0 _3 [' w+ _: i
     WARNING:  Cell 7805 could not be found in the CellDB for; ^0 m7 r0 j. p3 b9 G( v, [5 N* r7 F5 D
      Part Number VOLTREG.
% o5 d2 \. h: J, \% e' m; f% U% H2 e! o5 ]: D. Q& W- g* `* Q. ~1 R5 I- @3 X
& K% f+ }- M; w) A( q& D& y5 A答:作了Pin Mapping了吗?sym和cell的pin对应的对吗?# n4 T! f; D# q* {8 Q0 F
: ^- U7 ~/ z& A( P$ `* \: i  Q. i$ w5 V5 Z. S' v3 ^  c. D8 R
----------------------------------------------------------------------------------------------, ]0 a; ~$ r$ O1 ?5 Z. b
6 e6 M" {) o3 G; P  |! S8 t4 i- ]3 U) X, D8 _" j* _. R* w9 ]$ @+ U6 Y
问:dxdesigner 的block is readonly我在用dxdesigner 建符号库的时候,修改proprerity, 选择图纸大小为z, 发现不能保存,dxdesigner 报错说“block is readonly".+ ?) M" W" h! Y  j; {6 l5 E/ l8 a, ]. c) I
why.4 t/ p/ [/ G; s# @$ H0 V
7 k! ?5 M: S' W7 @2 ?$ ]who konw it?/ A  O( g* \4 l& O( l
. q5 z2 `+ {$ }/ }/ B2 [答:你可能同时打开了好几张图,你只打开你需要修改的那张再试试, n! }5 Z, a2 \$ M1 t. O% Y
! e9 F; x) H+ r6 r1 R: [& w4 ]! @6 u, w; ]% G
0 Y' L/ D. d; R! h% @----------------------------------------------------------------------------------------------
9 s; ]7 s5 u# s- ]2 y/ P% S& r/ Z$ E2 ^! C; W& E5 O/ X- B* Y1 G: a# }8 c  s! K8 U+ r" Z$ y
问:1.WG中如何铺不规则铺铜....
4 w! M1 k4 t1 u' ?" f/ x6 l% u  p1 t: v+ c3 W2.WG中如何加跳线...加跳线那个工具是灰的...1 B! {% m- s) M. M5 x% y
, t5 M4 `3 G3 _* v+ |* k- D3.WG..如何利用原理图来布局...怎么交互功能,还比不上PADS....(应该是我不会用)  }0 b4 P, |* y) ~
/ ]' J; `6 ^! ~' t, j5 J; h7 ^1 P6 |% g# Y: x0 c6 Z2 [, R" w, H( s
答:1.draw mode下,从properties对话框的type下选择plane shape;或者在route->planes->place plane shape。  i* m* V3 K# \( [
4 ~. O' }6 e. c1 \" E' S2.如果你的局部pdb库中没有跳线,则在局部pdb库做跳线或者用setup->Library Services从中心库中导入到局部库。/ G; w" @: {* X3 T, B+ v, G1 B! ]+ K+ ]  ~" r+ {
现在在Editor Control的Jumpers页应该能看到有可用的跳线了,在这里设置,选择可用的跳线吧,3 M! u5 h* s) N) p5 E
9 d% m. U; D/ e( C其它设置你看一下就应该明白了。; A4 b& t/ I$ _7 N" {8 b3 |9 E
- U& K9 P0 G% {) L5 B3.PLACE PARTS AND CELLS-----SCHEMATIC CROSS PROBE   (ATTACH SELECTDE PARTS TO CURSOR)" k. F5 ^! \6 d: I
8 G, c( s/ k" b5 g3 X' R  J) m& ^1 q9 P5 z, v$ W4 x  v# ?" t7 S# r0 @+ Q, o
----------------------------------------------------------------------------------------------8 ]& I* Z5 S  E0 i. g' V
# m7 H0 u& a) p5 p: U
4 {$ u8 N! a7 r8 u+ Y0 {$ [% t6 v" l; `问:WG...如何让所有元件一次性放在板上' _( c( d5 ~. `1 G2 q7 J, `  T4 L/ s6 a4 ~( T4 T, L0 W- F
答:把元件全放在板框的边上用pr -dist *命令。# m. Q4 U5 P: h
( M! T3 G3 q( Z( f0 S第二个问题,你选择上面的第一项,这样在SCH中选择你所要的一个部分后,pcb中相应的器件会全部选中(当然你得在setup->cross probe->setup中设置好,上次忘了说了),然后按f2移动吧。% d' }% E8 x: U* W- T8 ]) _8 {+ n- n4 h2 _3 y. ?0 V6 G  d" s

3 R+ [) A7 H; Z% W0 z0 O, k) E; `% m+ Y8 _, e; z0 N, u5 H! ~- b* H----------------------------------------------------------------------------------------------; C0 D5 n) \1 I1 i- B# {" P
( t4 ~$ m6 h9 V3 q7 i; d4 V& O; x8 A7 v5 Y4 Z0 C8 g; E4 L$ J" O% H9 m/ I# h
问:求助]怎么删除DX中新建立的原理图  ~. x. q0 [1 x# a$ E) F
3 r' e8 R+ {* `; S: u; \7 {+ `/ @9 K5 j/ |" D7 `) m. w- s6 k, p1 x1 Y9 Y0 b. e
答:删除用tools->delete sheet,不过删除或添加不会立即反映到ProjectNavigator Tree中的,你用save check保存一下才会反映出来

该用户从未签到

34#
发表于 2011-1-20 14:11 | 只看该作者
好人多

该用户从未签到

35#
发表于 2011-1-20 14:13 | 只看该作者
好人楼主/ y" i  N- ~8 ^: V8 Y7 y

该用户从未签到

36#
发表于 2011-1-24 09:18 | 只看该作者
好有心,学习了。

该用户从未签到

37#
发表于 2011-1-25 08:47 | 只看该作者
很好的东西啊,学习一下,楼主费心了~~

该用户从未签到

38#
发表于 2011-1-25 12:26 | 只看该作者
多谢分享。
8 T; j% D9 ?1 o2 S$ h, h

该用户从未签到

39#
发表于 2011-3-4 16:20 | 只看该作者
谢谢,经验啊

该用户从未签到

40#
发表于 2011-3-22 22:28 | 只看该作者
不错不错,辛苦了!
  • TA的每日心情
    开心
    2023-10-13 15:24
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    41#
    发表于 2011-3-31 18:58 | 只看该作者
    实在是好东西!真是有心人!强!

    该用户从未签到

    42#
    发表于 2011-4-1 13:55 | 只看该作者
    很好,非常不错

    该用户从未签到

    43#
    发表于 2011-5-27 20:44 | 只看该作者
    看了不知道所云啊。的学习

    该用户从未签到

    44#
    发表于 2011-7-8 11:12 | 只看该作者
    在PCB走线时如何设置默认线宽  高手回答一下   谢谢

    该用户从未签到

    45#
    发表于 2011-7-18 17:45 | 只看该作者
    顶顶。。。。。。。。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-15 01:35 , Processed in 0.093750 second(s), 18 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表