|
|
Mentor_Graphics_Design_Capture_v2000.5 原理图输入 ( x) D) h1 c- q; S" Q
B$ r9 \" W4 |, H, o7 qMentor_Graphics_Design_View_v2000.5 原理图输入及集成管理环境 2 Q2 x+ x9 P: ?5 X) F
! b8 `* d- i% a! D. o( t: S/ j4 LMentor_Graphics_Signal_and_Vision_Analyzer_v2000.5 传输线分析工具和信号完整分析 $ ~- ~" b2 |9 \$ R/ c# `& z" D3 w
& e* {. w) d3 I0 x8 z; lMentor_Graphics_Expedition_PCB_v2000.5 设计及自动布线 a3 G9 M% G3 F! G( D. j
C2 U. z& Y ]Mentor_Graphics_Library_and_Parts_Manager_v2000.5 库管理工具和元器件管理 ( v! w$ C; I( E3 W( @
3 {3 G# z/ s& Z, V8 B4 {' qMentor_Graphics_Analog_Designer_v2000.5 模拟电路仿真器 8 G5 R( a6 S, V( n; z' G9 `( ]4 y
, k; Y% T- [3 `# H& N1 R2 r" vMentor_Graphics_Betasoft_Thermal_Analysis_v2000.5 板级热分析 4 |' W/ ~' L0 q, a4 F( F3 ]7 m
Mentor_Graphics_Report_Writer_v2000.5 5 ^' [- y9 o9 M2 a$ x0 p
* f: h8 W; L8 hMentor_Graphics_Variant_Manager_v2000.5 ; W% J2 r# ^0 ^. U
3 g9 l1 c4 h) D( G$ e! f8 AMentor_Graphics_Suite_v2000.5
- M8 H/ t2 u) Z( f' v* z: {, A6 H4 {$ _3 F! G+ a2 |" oMentor_Graphics_Discovery_PCB_Viewer_v2000.5
2 C3 ]# M0 C1 X) Q! A6 Z* M, W: R7 }! _8 ]# X5 \2 @- |Mentor_Graphics_Discovery_PCB_Planner_v2000.5 4 v6 q- B( K) C/ a8 A
: v4 e* B! z- }' N# rMentor_Graphics_Edif_200_Schematic_Interface_v2000.5
' E: {2 j8 j; q5 \2 |# A9 [: w) [1 I9 ~& w1 g, m! N# R$ gMentor_Graphics_Expedition_PCB_Browser_v2000.5 原理图和PCB查看器 ' _! W0 _! Z4 O/ c# n! z' i9 U; r' b; M
0 M! E" C1 {& ~% r4 LMentor_Graphics_Core_Libraries_v2000.5 $ F3 p+ |* E' Z5 s' I/ ]& x" `
. X5 j; F8 s. p$ \$ O$ pMentor_Graphics_DDM_Administrator_and_Client_v2000.5
% a2 E: T( j7 J! B% W4 w0 K( ~# V& i- t. j" gMentor.Graphics.HDL.Designer.Series.v2001.5
% K, d5 W" _* u) ?9 D# N: O! ~' e* c T3 a2 q2 ~& \. H---------------------------------------------------------------------------------# x- M+ R5 | D7 `2 g9 ^) m4 e2 Q7 h0 u+ v# Y$ ?
EN的安装设置：
- X/ c: k' m$ [4 f0 d9 F+ [+ B% U第一部分：要讨论软件的使用，首先就是要能正常使用，那么，第一步就是安装软件！( v2 D4 d+ n% \, P2 `4 d, C
0 v3 i X' f! E" g（因为xxx原因，lic的问题不在讨论范围之内）/ m* c; P+ |% s% l! W: n' \3 I) P- f, A+ S i% ?
1、运行setup; _9 w6 b$ x) Y/ M# T5 ?2 b
" @ u* ^# e, ?* D) s2、选择stand alone安装( @6 t3 i' H! j1 v/ `
K# i7 M9 O$ Q0 }' o/ L3、选择安装目录即程序开始安装6 o9 S0 r* ^& k \* t! H$ |6 N
# X( l! }* |- N0 Q$ T! A1 i4、呵呵，完全安装吧，省去偶n多口水。等软件安装到最后会有些窗口跳出来% n7 h5 x0 F3 e2 G6 E8 |' E
: Z$ u( H) v. H% c3 s" q# J 要求确认什么的，默认都可以了。0 D0 x" a4 s {+ }" E0 s
( E# z! i* m) F5 B" f4 K5、期间会有lic的设置，先skip！让软件安装完。/ v3 R1 c# _* _+ C2 J
0 y5 L) G3 q. T" c3 N+ E& b0 \# V6、然后是acrobat!) `; y! K4 p4 n' O
. N5 h) c3 j( s" }6 b0 m9 W7、确认安装完成后，接着装xvision，默认安装即可！重启计算机。
' w- X7 S/ [, e9 f) O9 }! |/ o% `$ \) d 注意：如果是光盘安装，不要把光盘取走，重启后安装程序还要读一些文件！7 @. }$ c ~% W9 A; ?; r0 d0 Q4 ?
8、OK！安装部分结束。- n( P9 b/ m( W
" M* Y& y. m) }" H第二部分，软件要正常的工作，基本的设置是必须的！/ E% R, f* V4 b0 {" J7 g
1 ?3 J9 F! f0 e) C2 K因为使用了nutc及xvision等unix的仿真软件，所以，大家往下看： ^_^！1 j4 b3 i- }% L
; C5 o! N6 {2 h% ~1、xvision的设置：0 J9 P3 v4 `$ @; V# w
# p% Y/ Q# i9 H0 k6 v 进入控制面板－》Xvision profile ，
. W/ j6 ~ u& K: ]1 m- {6 Z# ?- @0 l5 }5 B( D 选择properties，) D4 ?$ h) D7 @0 `
- U6 u$ @( u/ _ 选择Fonts，选择Add，
8 F+ o; m1 m( E) k3 O. E$ H- e! p( q3 @7 G& e: O, [ 选中Add font folder，浏览目录，选择x:\MentorGraphics\MGC_HOME\registry\fonts！% t+ L6 O* ]# ]. N" B% L8 T2 a, y7 Q6 i7 z+ ]
2、控制面板 －》Vision Communications，选择Transports，把TCP-Unix那一项enable！! K/ W0 v' z4 B7 j) @( F" h
* X k3 x8 k5 t3、lic设置：开始菜单－》mentor graphics licensing －》configure licensing ，xxx！9 i$ J; }" q; O+ L$ }
4 T2 m: ~+ e! x* g I& k; @) y4、环境变量设置：8 g; P; o% K, b, c7 N
+ y7 c' p- u1 j* F; \! \ 变量名：MGC_WD 变量值： 你的工作目录7 {8 q* B1 \9 @% Z3 P
( \; U* _* b' l" B5 o5 c行了，基本设置OK了！1 O& i7 l0 u& h9 H& ^5 u
* y: {* [+ B5 K4 p第三部分：默认库的LOCATION MAP0 S4 W7 h$ h4 b" d$ d+ S
$ x8 j) |$ t* y" A（安装路径不同而不同）：
0 h9 `" c: A( R9 u# Q( ~+ D/ Q& L# `1 K4 z9 D! f: q' W8 ?$MGC_GENLIB3 f* L' |8 O1 z* @1 b' T7 z. O5 @1 o9 u' \! \# I
c:/mentor/en2002/libraries/gen_lib2 }) |9 X* n8 S* v ~0 i @9 D# s1 O) |, R; l
$MGC_PASSIVELIB7 t7 l6 I9 \$ L+ A( C& G
l7 a+ K$ t) [! H/ C' zc:/mentor/en2002/libraries/passive_lib. ]8 m- J* S6 h$ C7 k Q
7 O: V7 `- |4 M, }2 H$MGC_APLIB8 T; k, `. `: m/ V. _- O A+ U: q! D) k
c:/mentor/en2002/libraries/accuparts_lib, b/ l0 f9 y% Q; w' p1 b; t* Q( `) `, \' v
$MGC_TEMPLATELIB
. k4 p% I3 v5 W C# n- G3 f9 K4 h" f9 i% X9 Y" D1 Ac:/mentor/en2002/libraries/asim_templt_lib: M, F" V8 I1 D) u' C: J. E# x+ E
8 M1 l& Z; P, y, e$MGC_SMBLIB
$ i) h8 q. ^* f+ e* l9 y* }3 [ w7 a, p C! bc:/mentor/en2002/libraries/accusim_smb_lib" d" z; {/ N. Z x4 v& v3 K# k
4 _6 k5 Z8 A; z- |- ?$MGC_MISCLIB' @/ b- I# y2 M7 m! R2 L; q8 f `$ n! R) {4 X7 _
c:/mentor/en2002/libraries/misc_lib6 Q! [1 Z, M/ k. @
; N; a4 P4 v0 @呵呵，下面我补充一些有意思的东西哦！ ：）
5 F6 p$ @0 R4 v9 n" {7 t3 k+ e6 I' f" C( Z. ]大家都知道Agilent的Advance Design System是一个很好的rf设计软件，同mentor的Board Station配合使用可谓是高速设计的绝佳拍档。. A$ c( z" r) Y& V( }3 S: U2 W; c
首先，我们要做的嘛，把他们联系起来哦！8 M* L9 t& | X
" R5 j6 w: J w5 |% |* M第一步：# x0 U; j/ a& j2 f( C# q/ c
" Y( l! H2 q2 V" ]mgc_location_map里，要加上：" I; d' N; l/ i/ ^- o8 I# m
' V" N( r6 i9 U& M$HPEESOF_LIBS( A, s$ l3 @3 d. _5 U
& k d- W+ K& c: X4 ]5 Jc:/mentor/en2002/libraries/hpeesof_libs: ~0 t; o* k5 r; D9 q6 x
3 u3 D/ V& W9 u4 f; _9 y$MGC_S4LIB5 }: ]: J, L0 I8 \5 {( W: N9 _* K
c:/mentor/en2002/libraries/mgc_s4lib
! R a9 t: j2 q# u" w/ M; O) R8 K* z) ~. z1 Q/ h5 A$MGC_ADSLIB) q* c+ X4 P3 o/ T2 R* Y
2 q. s8 S9 r0 ?! Y5 Ic:/mentor/en2002/libraries/mgc_adslib! u5 I, q8 Y3 t; h0 V% F/ ^+ _
/ Q# V f" [) ~" U0 b这些库文件其实mentor本身就已经给我们了，; ~& c) x, q4 ]) U/ t+ D- S5 [% b- N# f* e8 }& Y1 |1 d) k! I9 }4 v( |
查查你的硬盘：2 R5 Y. ~3 m# w% J2 M% N4 y9 \1 |- B' c
c:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\data\lib$ O4 x% m% R; q/ K) ~
6 C5 b! l: [2 d" Z- c% p( O9 K把里面的文件tar出来到c:\mentor\en2002\libraries别告诉我你不知道tar是个什么东西！！' W0 H. O, N) r- K3 [. b* n
9 t( R! g! O" w* f" s3 v( ^" y然后是设置环境变量：
! M7 s" c) _: K* J% f+ O( b, ^/ z+ S; S% BAMPLE_PATH
: r5 t1 P* [8 Y) X7 P! p& Y& q- z% Ic:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\userware\en_na
1 T, r' E0 |! P+ ]- B! `2 {, } R- ?- ~- e) l, V: O; k! p/ t( C记住，启动layout这样的模块的时候要选上RF选项！! q/ k) z4 F) ?, d) G4 P& s
8 ]& c( W5 ~- `7 n7 B4 K" Z. t# h! C( `
- e/ l9 W/ N. f" ^----------------------------------------------------------------------------------------------3 p. K' n8 Q# Q7 C& F: P) j( v" G# q8 S& {3 k( s* a
7 b6 B/ R; Z! X m# H
( y: b" S# \) A1 I% H我用的工具是WG自带的ORCAD-EXPEDITION interface7 L! n# L, Y. K+ H* Y% t- Y
/ W" [- ~2 V9 u* o3 |# v1.把\mentorgraphics\2004\wg\win32\ocint\bin\mentorKYN.exe拷贝到capture\netforms目录下 Q( N$ F( Q2 T( C. G9 e( J5 q. z) U
2.在orcad capture中 创建网表(这个大家都知道了吧^_^)，选取other子页，在formatters中选中上一步拷贝的mentorKYN.exe，点ok。0 x @: O# s) m" S" X) Q5 M' k! B; b0 T; t! ?1 \" ^
3.打开wg的ORCAD-EXPEDITION interface，选中在orcad中创建的.prj项目文件，选择几层板的template。0 z' n/ E8 B3 }
( ?3 |/ [2 }/ A; Q: ]4.打开job management wizard创建pcb板，然后打开pcb expedition做你最后的工作。" l3 K& f5 X! }- t, t" A% U
3 J3 D% W8 G* U, X5 v# {& N3 X5 b7 W4 x$ d& S; O2 C; |# i" m
注意：你可能在第4步创建pcb的时候会提示forward annotation failed，这是因为capture中元器件的value和wg中的part number不一致，修改一下就行了。8 j+ @& g+ @) A K& X: A7 X
0 i# i; {" e' Y4 k- s- m8 T+ o2 m! c/ a" Q+ u. }2 I% C [9 \# ?. d. s' b
不建议orcad to mentor wg的转换，假如一个很多元器件的原理图，在orcad中修改元器件的value和wg中的part number一致是一个巨大的工程，而且在allegro做pcb也不见得比mentor 的pcb expedition差。* _4 }3 A- o3 m
. Z) B, R- m7 ]( R c. [& h6 m& R6 ^
; O; E, P! m# g' k! L6 m$ `----------------------------------------------------------------------------------------------
+ q& R7 K, w2 d6 O9 r, n7 e$ E, ?" u0 W ^) N3 d1 u& H
5 B# u Y) P( K v! W+ j" G* G3 F' q* t先用WINISO工具把BIN文件转换为*.ISO文件，WINRAR可以解压ISO文件，把三张CD的主
- t; E, ^( i2 S3 S0 l9 G4 {& Q& a/ T/ B) Z/ d8 ~/ }+ N文件（*2004.1）放到一起。里面有安装说明！大概步骤：
0 y2 `( a1 L1 x; H5 h4 ~0 \8 y+ C/ K3 `. }& w1 J& ^; Q# L- O1.用记事本修改LGN文件，改成自己的网卡MAC地址。3 s; \7 } e' `; Z& T
$ a& M$ ^/ o; s/ e+ q. K2.用**.bat程序创建自己电脑的LICENSE.3 |2 W( z# y+ b/ o3 Y
5 X+ U2 R( ]& x! w' ~3.设定两个环境变量，指定LICENSE.（里面有说明）& X( B' t* f4 n0 `1 E }* t: J3 S& t
- d( K% J; I8 M# u# M: n/ k4.安装任意程序,指定LICENSE文件夹.- \9 f& N7 c$ X1 N2 j" j @( `9 U- }% }4 c( S2 T- D6 q8 ]
备注：*.ISO文件推荐虚拟光驱安装。
, _5 k- |+ k( v& Q- X5 B; v6 E9 R% [6 `& a8 x* i
) R& Q& S; @8 O; ]% W' n ^ E2 W+ l+ Z----------------------------------------------------------------------------------------------, _! ~, ~1 m4 b6 C( x5 a, P3 o* b5 c
1.viewdraw的库如何与Expedition PCB的cell关联，
) x2 s+ B5 o' Q0 o l( b0 K: o& E) n& H. N4 Y( e/ s; ^0 f我在Library Manager for DxD-Expedition中parts
s9 x4 F; d8 n' s' ?9 i c6 C& X0 E5 Y: V* [: f" i) S中已经将symbol与cell映射了，而且预览中能看见二者，, M3 J- `- s3 Y: ~) \+ J7 Z/ z
J% Z: O d% |; M. p可是在viewdraw如何加载库才能在像dc中那样放置part，; n+ E7 v5 k2 y, n1 g/ R# h
: B9 E8 }% |) B _而且可看见symbol与cell？在viewdraw中只认symbol，' V8 k! [3 [; W( \& y2 {6 d% ^ x3 u4 y9 J/ {9 U3 n8 n0 U
我加载symbol库时，能放symbol，但却没有对应的cell。4 c# i [1 A8 j9 f2 j# O: K9 P: b; S: \: q7 n
请教如何解决？6 d, z- g" D* n' J1 p
" l& o& d" S0 t# y$ W3 c+ l一。viewdraw 建立symbol是要有 package 的信息（同中间库中存在的cell对应）。/ N: S7 |' y- @, t" K1 F! {+ Q+ j: i- R9 t! K
二。Library Manager for DxD-Expedition 连接一个完整的part和以前的wg相同。1 G' y% u1 ^6 [
. D1 h9 @* r; E% y; d三。在viewdraw的cell视图中单击右键，选你用的中间库。! v, O& D* m2 a/ l8 m7 H4 X
, k! N) w. ~3 A4 F4 F" O9 U0 y* I一般情况没有问题9 e" |( n" G3 e; u4 U
3 T4 l7 f; R! D1 h如果Expedition PCB掉入网络表有问题，看看是不是pintype没有建立的有问题。) a5 X1 L" _: Q. o- ?/ Y6 m7 X0 M& ]2 p: y& o. i e
/ Z: b, }/ c& c# [+ |- M. a. \) Z
5 L3 q! f* t; L) a( m3 j) ^% r* b谢谢知秋一叶，按你所说的我现在可以看见cell了，不过我还是有些不明白。5 a$ l2 I, q. P4 ~
2 M6 T- g- t2 T; A8 s1 x. l一：“建立symbol是要有 package 的信息（同中间库中存在的cell对应）”，但是许多时候可能多个part使用一个symbol，他们有不同的cell，例如，一个n沟道的mosfet的symbol可能对应着IRF830、1N60A等，但他们一个是TO220，一个是IPAK封装，如何加package 的信息？是不是需每种cell建一个symbol？, n$ H( r/ c/ D8 e! u9 }/ z! k$ G6 \( c+ N+ f& @' D9 ~# t
二：如果symbol已经和cell对应了，那在Library Manager for DxD-Expedition 连接一个完整的part还有什么意义？1 W& k5 n+ L3 W, K) a$ t% O! J E2 H& X$ b- _" ]# N) N2 l
三：我已经在Design Configurations和Project Editor里设置了中心库（见下图），怎么还需在viewdraw的cell视图中单击右键选中心库？/ V. h4 c- i" P& Q1 _, F+ O+ { w) ^% w/ b5 `
3 D! j1 n* q/ w* F* K& k$ x- X" m! h. N& S8 q: x4 {# K/ j3 V/ j----------------------------------------------------------------------------------------------# e; {- F) j$ ~$ p( Q& p
: E: X8 j6 M$ Z" Y, c$ J( N
4 L7 |1 k% U2 R# G0 b, R8 x, d- k8 K) @, Q$ M3 K使用DxDesigner过程中遇到的问题一4 Z2 j7 ]6 z! M. [0 ~" H* q
, L* w" O9 l" LDxDesigner中Symbol有如下四种类型) C+ \1 z8 |7 Z
8 _3 f/ u# Q# DComposite：3 K1 X6 a) C& c* a1 t( o& c9 c
" E* b- v: S6 R `' MModule：) ? o# b/ z( U2 h
q; x/ ^# f! f* v. Q* ~/ `Annotate：
5 {! T& c( Q0 H1 `* _5 T0 M+ d8 [5 m) rPin：5 l8 O( L' Q" B: q
1 `! @2 x3 G6 J( F$ c1 y0 @问题是：如果我想画一个连接器的原理图，是选择Module还是选择Pin？Pin这种类型的symbol的主要用途是什么（我只知道GND、VCC等全局信号可以做成Pin type的symbol）？! F, u! F- C2 n4 t1 \: H4 _% s7 W! `* T0 |+ Z. O$ B
备注：页连接符、层次连接符等用Pin，有实际器件封装的连接器用Module。$ k8 W% ^7 b4 U8 o) _
3 `" o/ n* g% r8 ~5 V0 ~0 g1 w# i' @. ?2 P- {
4 s/ A! R3 |3 D" F& r' g8 {----------------------------------------------------------------------------------------------4 Z1 v, w7 k8 e8 O
# I6 Z& C* `/ i4 f9 r, p. E1 h6 j! P
/ X5 q, a% n: x P/ A' B3 E9 k' y% g- ~" u使用DxDesigner过程中遇到的问题二+ h2 T: P* I* i7 h
. Q/ c7 W- f" ?8 `$ VDxDesigner中Symbol的属性（Attribute）中有一个“PINTYPE”属性（定义在Pin上），其取值及涵义如下5 k) K$ w T- m- P& W; I
: e) ]2 v7 m8 r4 a l( v W3 oANALOG --> Analog pin
7 ~, ^$ J7 B9 w% i! b' |, v# G, z: D! l8 QBI --> Bidirectional pin* g7 I( _0 Z: i: g/ O* o
C- p3 ~$ A, nIN --> Input pin
& f6 W( ?- ?8 `, i% `5 P" i2 H/ U" b2 K+ n# `6 a" z/ sOCL --> Open collector pin2 X& y' I1 T+ b5 D# u) G
: r. N8 L. I* C: k, L, b. TOEM --> Open emitter pin- n& Z0 Z, h4 b+ q1 v
1 N; v O. n" e: |OUT --> Output pin" d% t6 a: A5 k; ^( j' x# q1 F. X6 j; }& S( {4 T# L
TRI --> Tristate pin$ ^! y6 g6 V1 {$ L& C8 m5 }) L) l4 R: D6 N# n' B+ \
不明白“TRI”与“BI”的区别？ANALOG类型的PINTYPE又是什么含义？有谁给解释一下！
8 v: J/ ?6 P0 F% E, S. m7 @' b2 I* J- M1 [- H另外，在pci9054（一块PCI板子上用到的PCI Bus控制芯片）的数据手册中对pci9054片子上的Pin的类型有如下分类：: `$ O) z' S( c- I3 Z: b
f8 T$ X; X2 D' Y( ~I/O --> Input and output pin
, h% Q7 J( Q$ O" y0 p. ^3 X7 y8 i0 R# _* X" JI --> Input pin only9 d' Q. e8 l$ p3 Q* q: }. V
d$ w# Y' O, W4 A, MO --> Output pin only
- Y4 X1 P& s" I( L' c6 j: P) _, X( T+ p: I' @1 ?; _( h a* ^5 \TS --> Tri-state pin4 E8 } U, d& H& N
, T2 P4 S: I( W# r2 kOC --> Open collector pin
/ ]; }/ N% f8 X: x, }+ T# C$ `. n1 Q3 r9 I, I) C9 k- ^TP --> Totem pole pin
) v# @3 S( h6 y- z! g/ A2 [3 J' OSTS --> Sustained tri-state pin, driven high for one CLK before float Z/ K: |1 F/ p4 w+ B8 @3 A. R5 L: p+ |- v. }5 _+ r, a6 k
DTS --> Driven tri-state pin, driven high for one-half CLK before float0 P& Y6 |" B5 _2 p, e) _) c6 Y6 P9 s$ m' r9 d* M8 `+ I, I
数据手册上对一些管脚的分类举例如下：/ f T9 R! |1 `" `, ?% K
) U2 g3 K) X) m# n0 y* E; d" jEECS (Serial EEPROM Chip Select)--> O TP( \. i; u- q4 {- I; @* h! W, ]4 [: \# l+ y) t
AD[31:0] (Address and Data)--> I/O TS4 z& K4 F' P3 l4 I, n5 @1 X; ]
. X# E. X3 K/ i+ `3 ^FRAME# (Cycle Frame)--> I/O STS3 p' A! g! h3 V1 T$ d, b" Q I- p( B0 h E+ ^2 I5 [* X }
INTA# (Interrupt A)--> O OC8 p' R1 t. M) A( Y3 g( d
& T6 r( l+ K4 U0 _8 pLINT# (Local Interrupt)--> I/O OC9 U2 Y! ^/ M2 b! C
0 t- z% C; \0 ~& d+ E/ OTA# (Transfer Acknowledge)--> I/O DTS; R0 k) j* y$ q6 i" Z1 z3 G# d0 M; K6 L- C8 _# _
问题出来了，在为pci9054芯片画原理图库做symbol的时候：
7 J9 I, y7 F, r& V1 z$ K) y/ N/ C. X9 D' s对AD (Address and Data)是选择 BI 还是 TRI ？
0 F- g/ f$ b/ P$ k4 j8 `" e7 b对INTA# (Interrupt A)是选择 O 还是 OCL ？3 s3 i4 {4 W9 `: L% [$ U+ ?
2 q7 I# z! z2 t& Z& B9 X* V% L对LINT# (Local Interrupt)是选择 BI 还是 OCL ？
. y$ p' }# ~ j/ y2 n7 n: E/ ^9 {6 d6 w& mSTS、DTS类型的又对应哪一种 PINTYPE？5 w, q* {% q' Q0 O# l+ Y/ j5 Q w* d+ v: s7 g. {
NO1: select Module" J9 J6 V3 r6 o" ~- _
% z' s L9 h* e6 L( T. |$ }1 [( a& A# w/ l, ?, ~2 O/ G
+ S5 j) f6 Y5 s+ ZNO2. TRI 推拉输出
5 n" i8 r( J% N6 P5 J l- ?1 h6 U! z- j) |# V) l6 u+ ]6 y* N( o
, D# X8 J% R3 A+ o$ ~7 A; n BI 漏级开路
, i, i7 l9 K( S3 ^( h4 X& c' ]: H$ ]& h* {' q1 e. P% z" _' \9 h& P8 r8 ^+ N: W7 o: }
3 n6 f) u M# e3 } 这个和硬件有关系,和管教功能不大,比如 address 一般是 tri,data bus一般应该是bi
9 X4 {3 q. p9 H6 M! x# Q" z4 x% T8 v. m. K4 m$ c* O/ h7 V我在建元件库的时候,通常建完一个元件,想修改脚序号(如1.2.3,想修改为A,B,C)或想再加一个PIN后在PCB中重导库便提示警告如:"unable to update the cell 'PSOP36' in the Library Manager.
: R) R5 o8 J) ]1 }7 u# O- w4 Q, j; L$ W1 UPin count in cell (37) is different than in the referencing part (36)"有哪位知道如何才可以将Cells和PDBs中的PIN数目或PIN序号一致,便不再出现这类警告?这问题一直以来我都是忽略不管,因为重导后的PCB会跟库一致,但一直有疑问.还请大家帮帮忙!!甚是感谢!7 F" j. |2 l0 s$ t/ x8 y, O. _0 c' a1 W0 K
! Q7 c: C& x2 r0 m# h( ]8 `( \5 {) `+ [6 G
----------------------------------------------------------------------------------------------
9 l, C6 F% F& Y) A/ M. V* ^0 i0 l8 G H! e! J; L1 R" ?& _& U) u6 P" B$ K$ a8 m* }. x2 y( j
1 G$ t8 t" X. r3 f问：wg中如何将已经加入泪滴焊盘的泪滴全部去掉2 L/ S/ ~3 E; V. ~- v3 r6 V
I5 a! T2 M4 `5 [答：select－teardrops6 q0 q. U, n- x: _: {: J% Q
$ ~! B7 C3 t: _' K4 z& O. F0 jdel its。
: C# s! x0 p/ c- h7 f1 l7 }8 K) w8 C+ I3 j( S& U, C6 Z1 O: L* c3 ~: T5 T! U+ k: b. O$ ~0 C& u5 m6 X4 s) U% Q" _% ]: b
----------------------------------------------------------------------------------------------$ s* g& Q0 x2 d; }/ Y" E6 f5 A2 W
) J F- w5 m% i& V0 T0 j; X. R" \4 |$ j1 Q) f% t
问：Mentor WG(Expedition PCB)中怎么敷铜？没有Plane层！
! L; f% L5 J. m1 A" G5 D2 L. Z! \, r1 h. `3 H/ t, P% o答：1. Route-> lanes->lace Shape4 ^# F& I; o5 r/ M; Z b
1 _% q/ d( o- Q% G5 n! GThen
, K4 ^6 o5 o- x/ M" ?; g; a U/ z0 @( w v4 S2. Route->lanes->Planes Processor
# l1 g% p& K" f* s. L* g. I; B3 b- |3 _4 n% f1 y5 ]# {5 b" R8 M8 x# d; } B' |' M
----------------------------------------------------------------------------------------------
4 F* ~; B2 w4 j% V' W- X7 Q9 g0 T) R& e; P' \# h% ^* `/ r9 D5 M2 z' W
2 A$ t+ f" \( m) q问：Design Capture中如何选中相同类型的东西？比如我要选择所有器件的Ref Des，想把他们的size改为相同尺寸，应该如何方便的全部选中呢？7 {/ @% K7 r$ E u
6 c2 L5 R2 _/ [7 H答：你把所有的东西关掉,只留下ref des就可,然后框选,修改属性就可6 l! s: b1 v" r B% H- }! ~' v% c* P: C7 x
; n3 u5 G- b3 P7 n# t7 o' Q
+ k: f# F! t4 R h# P0 ^% u----------------------------------------------------------------------------------------------3 O. O( ]- I6 j0 @: ^1 w% ~8 j
- G6 @0 n+ `, @; I8 `) V' ]4 N y3 m1 \4 l( y
8 u( c8 d' k; G7 `& \问：dxdesigner 如何自动重排零件编号？我希望韵能够像orcad 一样自动重派零件编号，r1,r2 r3......
4 {( D5 ]* J, f# ^# a, U k1 V! K: C) [2 ?+ r' j3 G我相信dxdesigner 应该可以，可我不会，& p, Z& M& K% m9 {
3 g+ ?+ X o- Z; Cxiexie0 u, g* a8 T% D4 f. W# n1 ], N
! `: I6 _- [0 j; u. l答：tools->Creat Refdes
" I8 g+ w' [+ Q8 T# A4 w8 ~4 ^3 M7 `5 j" {. }4 N* D. [/ K; D0 w
: H: G2 h- |- m1 E. P) `, E----------------------------------------------------------------------------------------------
) ~7 ~- r: ^7 ]1 |. o T7 t% [0 k# q4 M* e6 i
- m- q2 m. C3 m# X7 K9 f. k& P" b9 d; S8 X( S2 t! ?7 r问：Mentor WG中健PCB封装中的绿色符号是什么意思呀？好像是个定位坐标，上面还写了个C字6 Y+ B( {& C% [8 d8 ~
?! P) \6 @. O3 O |: F答：原点，做PCB封装时可以依据它做器件中心。5 @4 a9 ^# T* E1 v
* [# z2 N# L4 v! @( j% S
' d2 Z8 Q% a, D1 ~1 m7 T1 Z1 L# C$ p$ M. X----------------------------------------------------------------------------------------------' L# j( D1 H8 J4 y& [7 ]( k$ L8 s/ Y& ?9 J: s( n
8 k% B9 L. y; G$ A/ A% x* ^1 T, _. X
问：Design Capture的中心库建立多个PART的元器件该如何建立？比如74hc14含有6个非门，只会建第一个。3 U6 s) f6 f+ j+ ?3 l
8 L' S3 e# @* n# B* k; t' q答：6个非门，就在slots那一栏输入6就行了
# b+ Y; @ _$ Z' @( ^$ t" `6 V, p, n4 v& l& T2 Z& z8 |5 R2 I, [) O9 r6 |
% B% F: A( b! u8 d7 O; _% m----------------------------------------------------------------------------------------------0 K9 t- i$ V* Y" \5 p& n1 ]* F7 S* g" x( [& Q% U( D3 y* v
* f+ a) Q+ A9 ~4 n1 j8 p+ V, c7 b+ G
2 n0 u/ x/ w2 n问：Mentor wg2004中能设置等长线吗？4 d2 h( Q& \ X# |
1 y$ p; h/ A( N, K& [' O8 n! ~* Z% K; n答：你有没有试过 delete the " Diff Pair set number " and "Diff Pair Tol. = 0.1th" before tunning?
" S/ D0 Q, C8 e; h+ U! p% _( H$ s( h) U6 @0 {, Q# L: e: BThe tolerance depends on what you need. + f1 S% X N* o9 }+ D) N+ B1 B- w8 d) `7 t% R2 {8 L5 c
Other isssues to be considered:& z, H2 w, g( Y' C4 w* [6 c2 [/ U, y9 R/ B1 H/ B# _
1. Tune the short one.3 C6 T9 z3 _, ^4 S M& l: v6 L. f1 h5 d+ Z8 ]/ l. N
2. Do not fix the tuning trace section.
1 d; p) m6 x9 J% o1 I/ J9 n+ Q* o b( |! |3. No DRC on the traces.% i) a+ U8 `6 y9 \- V+ W; M* d
' |4 ?7 r/ p& y2 Z' O5 g3 t4. Enough room for adding tuning traces.
$ j3 j5 p/ h: ?8 {! A9 Z/ M9 {6 A% g* U$ g4 B5. set Routing Grid = None
& j9 R: v1 [: z3 f7 m. V; k9 y- w. X5 v* ~1 |8 v4 Y在net property中将两条线设为同组，最大长度一致，误差尽可能小，先手动布完后，按下TUNE，应该就可以了，或是用自动布线里的先ROUTE，再TUNE DELAY，也应该可以。. o$ i" L- ~$ m3 P6 X6 H1 O
4 F0 {% n9 O; `- t2 s! a2 j可以的! l; M% j9 ~8 f( e% a1 ~! u
# P! C& M3 A8 B3 i" P1 R你先设置一对线，记住不是差分，在是差分前面那个，画好线后，按F7就好了' g9 P/ [% O: l5 |, G! R! v8 z
% y( O* B3 V& W% v: v, K& Q/ W很简单
8 _+ y% n+ Q$ H) V1 c8 |! V8 ~4 f! Z+ o- }' Z/ c1 ~/ W6 W9 H! d! g
5 x6 X; B8 O. A3 ?$ C: _; W. t5 {5 B' M问：求教各位前辈WG2002:Expedition PCB走线问题刚学WG，手上资料少。有个问题问各位前辈：
3 l* K$ y+ |7 Y& @ Y! k2 y2 s4 B2 G用Expedition PCB走一根线后，用单根走线模式在原线上再另走一遍，
* N$ z) M. S$ O2 d6 M) K/ |! q2 b! l8 W- C: \ B: G; a$ l# q5 H发现联好线后，又变回原线。相比之下，在POWER PCB中，新走线后，! ~! K+ P! r+ D+ N9 g. M- `- s& p" p+ ?% [0 U/ e
原线就会自动删除。觉得Expedition PCB这样很烦人，是否设置有问题？求教各位了！
; ^, S7 ~, _1 o7 ]+ _' W3 j7 p2 B. u4 m/ Z9 V" V答：按F4键切换GLOSS模式: I7 {: t' n8 q- a. _0 d4 J) E, @1 v. L! i" ^5 R% g
" h+ S# V9 F+ z) V
( I# g4 {* d7 j, s8 Z----------------------------------------------------------------------------------------------# }! m$ u5 b% e) X$ h3 Q" V7 v" s
/ J/ F0 c: j5 w) `9 `2 k; @; |7 a% }) {( n0 f/ g2 }7 v* Y( Y! g: N a) m
问：请教关于Expedition 的规则设定。, F, q$ w) @ y- ~) ~# p
2 G$ K4 D3 G2 j1 }: |4 b如何设定一个特殊net 的 trace 与 plane 的间距呢？ " v! S% x3 Y3 k$ I* j2 N. s# m! I1 Q* o0 u2 T6 a. X N: L2 H4 O3 F
如何修改Expedition 中的单位？ " th " to " mm " ? & E% C: W! X4 y1 v8 n n
- c3 P2 f/ F# K9 q请高手来帮忙，小弟对mentor wg 了解甚少。。。/ ^. M4 T. N+ i$ w5 E- M" Y6 D! Z9 j- ]
( Q4 Z5 P& N4 g
# C3 q; P! n3 x. D9 [答：在菜单中打开的次序:, p3 u: B( o! \6 h9 k
6 O+ T8 A* e# }! N {setup->setup parameter,打开了一个对话框,在右边有一项 isplay Unit 下的Design下拉框,0 Z( w( V( `8 h; \: \: u! }
7 w6 y- L2 g! W0 K' h0 r! z如果还找不到,就不用找了3 B. L' m0 z: S& B e# n
, s ?5 m8 Y, n+ K: R4 l; p; ?Setup >Net class and clearance - ^5 u' @% R* \3 ~. L' v9 U6 t( E
' ]+ j. i1 X0 o/ v pFirst, Give the special net a new net class name (it's setting can be same as default class), z- ?6 ~& E% o9 u# E- [, N' a/ w# S6 u. U& ^4 n; P9 S
Then, in Clearance Tab, New a Rule Name, and in it, you can set trace to plane clearance,
# d$ W& |( C* [3 E' u# g/ C4 \+ a/ j" q9 c2 W% _. ~Last, you can Set Special Net class to Net class Rules ( Each Type Net class).0 N' {+ N2 p8 V+ g, w M* T' b
3 M& N0 P$ f- u6 F& M( T9 T$ x' v0 k2 F, n9 i% c) J7 S# N3 D8 i' c1 K4 u2 c; s* \
----------------------------------------------------------------------------------------------
7 A9 N' y; c" Z" V- \! l: s# a' V/ y' r! p0 u, D- _" K
3 m5 q! _! c; \/ P+ r8 j4 a+ t$ T' u7 F) G# k( E8 G问：[求助]第三次虚心求教WG边框问题我有一个非常复杂的手机板子，我把DXF文件倒入PCB& i: d+ e- ?; f4 {% w4 M
: z" T8 }! {* c4 a0 K后却不知如何做成Board oultline和board route，默认状态下的红色边框和灰色边框无法删除。) X1 G8 d5 e& n; `
; y& |$ \7 x! y. a2 V恳请各位朋友再三帮忙。
# N$ S, F4 n, O+ }# x' z. G& }* t4 V* s; Q. d( i5 f# T9 [/ o; N* Y
$ w' n( \ h% b答：要在d raw下,按住ctrl 双击线.默认的 boardoutline 和router board是删除不掉的,, D- V, V: F$ v) x+ j* X7 ^" ?% U+ l. H$ [$ f
除非有新的polygon被change layer 成boardoutline.,默认的才会消失.* z& n" _6 t, J. Q6 O3 M& n
, I* h$ j6 |- K; ^1 O1 E8 \9 w- A! u9 I, `! u0 E% f0 m* J
) d- D/ J. r, f2 ]/ A% M; D, ^& U; Z7 t该polygon就是dxf中的outline.2 ?( x' F# v$ X8 R w/ p8 j2 p8 |' \8 J& \' l/ J
polygon改成boardoutlin就是用4楼说的,在. J2 u, h6 d! T9 R2 n: q
3 ]) P/ ~! a9 T+ G0 U' E* i2 bdraw mode下,将dxf之outline (polyline)预先组合成polygon,! G& e* c7 Z4 z/ B( {, ~) ^
; H. P- x7 B X然后选中polygon, 修改其property,将其属性改成boardoutline.4 w, ?. I% p9 A+ S) L+ s
* y% T# T4 K# s" V# A& TRoute Boarder 是在boardoutline基础上复制,并同时,内缩一定距离.
+ k W5 ~9 `& x- U8 k' n4 \/ n6 s9 u( L我會讓M.E.出*.emn格式的機構圖, import進PCB後會自動生成Board_outline. 而且還有其他好處.7 \3 v/ x! s. j. I& l! F
1 X: a) V) ]8 S0 s( y+ g這樣也許最簡單.
0 n( c5 s' n* d9 S3 N' { g1 q/ `1 I7 P2 Q/ d. Y. W( K+ P
% f+ R/ {5 C5 a$ Q2 S& S `----------------------------------------------------------------------------------------------
1 C: e; L/ h8 k' c: U |1 `" [ X( m/ c* ~) v4 u2 l/ J _$ i$ k& c+ i7 A; f
( N0 J' k0 s. l- X% `; q) B问：Expedition PCB规则设定的问题第一：Expedition PCB中如何设置间距规则才能允许同一网络的焊盘靠在一起，不同网络的焊盘则保持一定距离？我试着将net class设为all、default等的组合均达不到满意的效果。
- i2 t" I5 o* [$ T; S) T. P: a5 z s第二：如果一条网络不同的线宽要求，比如大电流的采样电阻，大电流处线应宽，而变成电压信号送入ic的线就可以用较细的线，这种情况下如何设置线宽规则？" J( `) s( `1 d( g M/ G/ P
' C5 M2 e* x% T7 ~- _9 @4 A第三：Expedition PCB的线宽规则和间距规则的设定都必须用net class，而且每个网络只能属于一个net class，这样的话很不方便。比如同样属于高压的net class，但他们的电流不一样，有的电流很大，应属于线较宽的net class，而有的电流小，属于线较细的net class，那如何定义net class，设置规则呢？
, r# @& _7 z! Y! w4 ^+ G. L; v1 G$ C* Z4 A7 P: R' A' {+ l. z, \( {' P3 g$ J7 h' z9 T
# I& _/ U: `& P$ c8 q* o s6 n8 T. T答：第一個問題, 我不是很懂你的意思. 姑且猜一下.. H+ x7 J" H2 ? }) i% m5 f
6 W( \: ~( y' ` 如果你想把分屬兩個器件的同一Net的Pad靠在一起, 那麼這兩個器件的PlacementOutline勢必已經重疊了. 在Expedition中, 器件擺放的clearance從”Setup”à”Net Classes and Clearances”的設置表格中可以看出, 是指”PlacementOutline to PlacementOutline”, 這個值最小為”0”. 你想Pad靠在一起, 器件封裝就要造的比較特殊, SMT時也會有麻煩. j, L/ J' c7 O' T; e$ ?) Y
% b/ U- ^& J" C% h- k8 P 整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.7 Y' o+ i& d# d M3 y2 q8 i- j$ }/ N4 D" F: E, G* k" H0 W
8 v W0 o4 ` G- g8 P2 X @0 W* F9 l7 \ W' @* Z5 @; m
第二,三這兩個問題我覺得是一個問題, 都是想在同一根線上走出不同的線寬. 我碰到這種情況都是採用”Change Width”的方法, 只靠規則設置好像沒法解決. 如果有哪位高人有辦法靠設置規則來搞定, 我也很想學習學習.& q" x2 J# h' P! m: b6 x* U4 w7 u/ n5 {3 R: Z
第一：我得PlacementOutline to PlacementOutline设为0，两个器件的PlacementOutline还没靠在一起，由于焊盘之间的间距小于设定值，所以它自动将另一个器件推开，可是靠近的两个焊盘确属于同一个网络啊！见下图 而且即使关闭drc强制放下，布线也布不了。" [& P+ r& z6 w6 @" l
& m0 l8 _9 S, k7 o( C! I; K2 k第三个问题和第二个不太一样，主要是如何分配net。现在我能想到的方法只能是这样（比如电压只区分高压和低压，电流只区分大电流和小电流，而实际情况可能要分更多种）：高压大电流的net分配到一个net class A，高压小电流的net分配到net class B，% `' V U" s: R8 ^
7 G& o$ R$ U0 D" p低压大电流的net分配到一个net class C，低压小电流的net分配到一个net class D。
( t0 J0 a( L# d2 v7 _" ^0 g: i( \8 U& x/ j" c" Z然后在设置线宽的时候将A、C设的宽，而将B、D设的较窄；在设置间距的时候将A、B设的远，而将C、D设的较近。这样设置起来很繁琐，所以想请教有无快捷的方法？! ?9 _5 G! s' e2 w3 m( P. v4 q4 Z4 i+ |7 T/ g3 K$ S8 ^/ {
isc94002“整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.”1 I/ q0 D; ]* e8 n! p# z' n% i& K
问：对，就是相同網絡Pad的clearance與不同網絡Pad的clearance不同。我感觉这是一个很正常的要求啊。比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？我就是不知道如何设置才能这样。（当然是在没有违反PlacementOutline to PlacementOutline的情况下）0 q5 w1 b$ J$ Y% ~# j
; P- }; [; J! J$ [还有，你说的用’二次設置’是什么意思？* J2 j& k; k" P+ v% _+ U
f9 \2 I0 E$ g; _: z答：是. Pad間距設置後, 不會再考慮是否同一Net的問題, 也就是說, DRC可不管你是否是同一網絡, 它只看間距符合不符合設置的值. 0 P# |: A" \* ?! V: L0 k p$ r5 D: a1 ?
5 L( H B( [( c我曾做過Pad最小間距3mil(邊到邊), 這個好像是板廠的極限了, 再小就會有工藝的問題有良率的問題, SMT時問題更大. 7 ^/ v. x- [7 @. R2 F
! M# z5 N' R9 H! x+ f2 N不過剛才我試了一下, 我把DRC關掉, 把pad-pad設為'0', 同網絡pad擺近至不到1mil, 可以布線. 3 }/ W8 t0 N* x: P4 V/ I* g3 R7 g9 _- o( J3 s" ]; D
我以往都是這樣設置, 我記得最多的一塊板子上, 我設了11種Net Class.* g6 ?$ E( Q3 U6 m
1 M! G+ i# N' U4 U& _除非你的那兩個靠的很近的焊盤是手焊件, 而且焊盤較大, 否則一定有問題.* q) A: f& X# l- [
, H( D5 y! a; W'二次設置'的意思有點像攝影中的'二次曝光', 就是指先設置一個值, 畫一批線, 再設一個值, 再畫一批線. 若非迫不得已, 不建議使用此方法, DRC時會比較麻煩.9 t5 Q$ r$ q% [2 u" n
: o# V7 e3 \9 P/ A2 y问：你想，比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，比如是80th，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？（不考虑工艺方面的问题）如果不是这样，两个同样是接在网络A的焊盘的间距也要求是80th的话，那会浪费很多空间的，这怎么是合理的呢？好像没有别的软件是这样的。
4 k, m2 B; ^( y2 _) k. \0 A* g& P. v. }$ j9 K答：不好意思. 我從入行到現在, 一直做的是手持式消費類電子產品, 電壓都很低, 所以不會有你這樣的情況.9 F9 A2 p. m$ E7 P" y0 T
" w' V6 |' O: G3 _& O) e仔細想想, 你說的有道理.9 L, |9 i" B3 c9 W
, V7 {/ ~* b5 a( {' V6 f要像你說的設置不同的間距可以做到, 但的確比較麻煩. 我也不知道有沒有簡單的設置方法.
5 N4 J3 I. |+ {5 `; O+ k0 J7 `* ]( _" i/ K7 r$ y/ h5 g问：那复杂的办法是如何做呢？就是你用说的‘二次设置”吗？不过我觉得应该有别的办法，其它软件没发现有这问题。Expedition PCB这么有名的一个软件不会不考虑这种情况。即使是电压较低，不同网络间的焊盘也需要保持距离，比如20th，那你没遇到过需要将同一网络的焊盘的间距缩短到10th甚至相连的情况吗？
* T+ s# N* @+ j; j7 p7 C8 h* `8 T! Z9 p' K答：我做的都是面積很小的多層板, 手機, PDA, 數碼相機, GPS等一般都是這種板子, 在這種板子中一般不去考慮Pad-Pad的間距, 因為在建封裝時,我們已將安全間距畫在PlacementOutline中, 所以當Placement時, 只要注意PlacementOutline-PlacementOutline的設置值就OK了. 我一般設置Pad-Pad>6mil, 相連則是絕對不允許的, 原因我已說過多次.& V) U/ j: }: e# c' X' ^( e% j) @# h$ ?/ q% A6 r6 a
設置不同Pad間距的方法如下.( B- W4 [& Q( U: |) y, }
+ [' w3 @% |# a' L- m) j- T0 p1 Q假設, 現在有"a"和"b"兩個NetName.
! ]4 M m% M' m) z+ u6 u; S3 c- G4 Y5 Z% O& c1. 在"Setup -> Net Classes and Clearances...."中增加兩個新的NetClass"A"和"B", 並設置相對應的線寬和孔.0 I' X1 d8 b3 k( h' z, l% J3 r9 [
! o6 O% H' E# u2. 在"Setup -> Net Properties...."中設置"a"的NetClass為"A", "b"的NetClass為"B".
; C) q% p [" E( O' q. K/ W: Y( x) g0 K. {. P3. 在"Setup -> Net Classes and Clearances.... ->Clearances ->Clearance rules for NetClasses"中增加一個新的rule"A-B". 在這裡你可以設置你想要的Pad-Pad間距.
- y# S$ U* U1 u+ g W+ M' E* B3 N9 Y: ^: |+ R9 o1 N4. 在"Setup -> Net Classes and Clearances.... ->Clearances ->NetClass to NetClass Rules"中增加一個新的rule, NetClass"A" to NetClass"B" 的 Rule為"A-B".
* o3 r6 d. C( u" O1 m- N6 i1 K7 T- x8 y設置完成.8 |1 ^( z6 `. Z. o4 }( c9 R. Z- w/ f: g3 P
我觉得关于同一网络焊盘的clearance和不同网络焊盘clearance设置不同,这是
' m1 c: }% c+ m& G7 i; V$ J8 \( ? x7 D8 H' @# d2 ]$ i, S可以考虑的要求,不过,着要向mentor公司提出建议了,就象在铺铜时不能象5 l% z! S- k! b7 X9 E" `2 a3 t" n5 ?% y4 X
boardstation一样area fill 可以按照区域不同设置,却只能在plane processor中
- g- y l ^7 R5 A K7 T9 R, F& X L" N& y& v. C对某一层用同一种铺铜方式一样.4 R; ^! ^' k! n+ ]6 W6 Q6 z
0 o) K3 `5 U) D! Y+ ]4 Q% j. C) ?* J/ Z" V
" B, d& q4 L" `- Q- `5 R----------------------------------------------------------------------------------------------7 @6 [( Q3 M% q& j: R5 \: N9 u$ _. n6 H/ Z1 r( L
6 s1 E N: F& e2 o/ y
$ e& P d( s% I/ }5 L- t; m1 p$ o问：dxdesigner 的设置问题？我的dxdesigner是用滚轮进行放大缩小，我希望把滚轮改成画面的上下移动，那个高人知道呀？请指点一二。
/ W) q: l: O% V* S$ W- a& } y+ O+ l3 B& S* L: d6 \# P% ^谢谢6 E& w3 {' f+ p
+ c5 M' g7 A7 q9 p# G$ o1 M答：用滚轮缩放多舒服啊！为什么不用呢？如果你实在不想用，按低人的方法看看行不行，在design configurations里的Expedition PCB下，将zoom style设为disable试试！. H) u8 X, C/ D# z
) m' c% P1 m n+ z, W9 X
3 W5 N6 c3 ~; Q7 R2 l% s7 O+ B" V# c9 w+ ~ Y----------------------------------------------------------------------------------------------% f) H- D. f6 n0 O2 G! C" e1 r& ^2 a h* r# `) z& G( @. b
0 ]; s, d* c- F: Z: D& c( z p5 {6 [1 C+ W0 L: ?问：DXDESIGNER 的困惑各位同行,DXDESIGNER使用时, Forward Annotation到EXPEDITION.可是出现带有警告的成功转换到EXPEDITION,找到 Forward Annotation 的FILE VIEW,出现的如下列错误,怎么可能那,我那些属性应该是没有问题的,一个做法的,但是我在另个项目中,就可以,怎么办,大家有什么好的建议,让我如何避免吗.他的这些要求,我都做了,可是他还是问我要,dxdesigner的属性我都对应了.看看各位以前是如何搞定他们的,这个情况困扰我好长时间了..
q5 K5 |+ J' ~9 y$ ^0 Q; z3 F3 K/ @- E- c- b' B7 r/ @下列是一个器件的信息.# N2 c% b9 H e! S4 b. x. _8 `, @: B k. T. |3 V
Part Numb: VOLTREG -> Vend Part: VOLTREG
) d) E2 H% g9 y# c# g9 L& {$ \% k8 QINFO: Part "AT89S52" was not found in Central Library - Using local library.! E+ r* Z2 |, @/ B8 [" |( _) V7 ?
B7 W% b3 C1 j v* e7 U& G INFO: Cell AT89S52 is not in Central Library - Using local library.3 s- Q9 {! r5 N* M' t5 p9 x2 K9 t
' i' @. V0 r8 l5 K; K$ W- w Q0 U- G; m8 Y9 y% E2 B+ q; g. T
PDB Warning: Missing cell or cell pin data.9 W1 R" b! Z* t% Y7 H+ X
5 p* c3 f1 G: F9 v Top Cell with cell name 7805 will not be used for Part1 u5 @9 k! H- Y' N
7 Z* A, c) O6 @# L; E Number VOLTREG. When cell problems have been fixed, please
/ C2 q8 j7 l7 [4 Y. q! C0 O' b4 M7 _' ~ run DataBase Load if you wish to make use of this cell.0 O- ~$ ~. E9 M/ K
$ {3 n" S7 |$ Q4 K4 [ WARNING: Cell 7805 could not be found in the CellDB for; ^0 m7 r0 j. p3 b9 G6 q0 ?! |* x; c; A5 u6 w8 g
Part Number VOLTREG.
7 D4 F$ m% }+ t4 r! J8 C1 B( @# g; f% U% H2 e! o5 ]: D. Q& W
0 r, G R3 F( N3 X( T& K% f+ }- M; w) A( q& D& y5 A答：作了Pin Mapping了吗？sym和cell的pin对应的对吗？
; V3 N% x0 c: A$ e: ^- U7 ~/ z& A( P$ `* \: i Q. i$ w5 V$ v/ _' W" G0 A) g- L0 u
----------------------------------------------------------------------------------------------, ]0 a; ~$ r$ O1 ?5 Z. b
4 C% x7 C* @% B8 P9 H* v8 t4 i- ]3 U) X, D8 _" j) I- q% L. V i) h; }
问：dxdesigner 的block is readonly我在用dxdesigner 建符号库的时候，修改proprerity, 选择图纸大小为z, 发现不能保存，dxdesigner 报错说“block is readonly".+ ?) M" W" h! Y4 b6 D1 V0 g- K) _# _
why.2 |9 m* _7 U3 Z6 Y. c' |* e
7 k! ?5 M: S' W7 @2 ?$ ]who konw it?/ A O( g* \4 l& O( l
2 u7 b# _' X" f. g9 F7 _答：你可能同时打开了好几张图，你只打开你需要修改的那张再试试3 M+ f/ @7 V' [/ S* ]' h. ~
! e9 F; x) H+ r6 r1 R: [
+ W4 ]5 a, _+ V$ I7 `0 Y' L/ D. d; R! h% @----------------------------------------------------------------------------------------------% v2 y1 W p# O" _
% S& r/ Z$ E2 ^! C; W& E5 O/ X- B* Y1 G+ g+ F( R: N- c5 ~
问：1.WG中如何铺不规则铺铜...., ?9 O+ N7 i) f/ y
% u p1 t: v+ c3 W2.WG中如何加跳线...加跳线那个工具是灰的...1 B! {% m- s) M. M5 x% y1 D1 s" C: X- }7 f
3.WG..如何利用原理图来布局...怎么交互功能,还比不上PADS....(应该是我不会用)
% r1 H3 c; r$ C0 S4 e. `# i8 [/ ]' J; `6 ^! ~' t, j5 J; h7 ^1 P6 |% g# Y: x
6 j1 W2 l/ S& D* ^8 B$ l1 g答：1.draw mode下，从properties对话框的type下选择plane shape；或者在route->planes->place plane shape。 i* m* V3 K# \( [! c) I& i$ H# a; j b: d
2.如果你的局部pdb库中没有跳线，则在局部pdb库做跳线或者用setup->Library Services从中心库中导入到局部库。/ G; w" @: {* X3 T, B+ v, G1 B& l( F, y8 H/ q- v/ d
现在在Editor Control的Jumpers页应该能看到有可用的跳线了，在这里设置，选择可用的跳线吧，
; }6 B/ f, N) v2 X$ e3 x9 d% m. U; D/ e( C其它设置你看一下就应该明白了。; A4 b& t/ I$ _7 N" {8 b3 |9 E) P* D, {/ Q- w4 R9 Z
3.PLACE PARTS AND CELLS-----SCHEMATIC CROSS PROBE (ATTACH SELECTDE PARTS TO CURSOR)0 Y* R, O2 O1 V6 K8 M0 H0 i
8 G, c( s/ k" b5 g3 X' R J) m& ^1 q9 P5 z, v$ W4 x v
1 T& z/ h* e- `+ `% W5 f----------------------------------------------------------------------------------------------8 ]& I* Z5 S E0 i. g' V3 K. a! A# v! j
/ V# ~0 I& h; z7 s1 X4 H% C0 {$ [% t6 v" l; `问：WG...如何让所有元件一次性放在板上' _( c( d5 ~. `1 G2 q7 J
- U/ }6 F( A% R' ^ m答：把元件全放在板框的边上用pr -dist *命令。
* b8 a! X0 _4 J% `' a' r( M! T3 G3 q( Z( f0 S第二个问题，你选择上面的第一项，这样在SCH中选择你所要的一个部分后，pcb中相应的器件会全部选中（当然你得在setup->cross probe->setup中设置好，上次忘了说了），然后按f2移动吧。% d' }% E8 x: U* W- T8 ]) _8 {+ n
. ]/ \3 ]& ]- L! Q% G& {; J" q
" S. W+ J9 R: d8 \5 {) {* j# B' z% m+ Y8 _, e; z0 N, u5 H! ~- b* H----------------------------------------------------------------------------------------------
9 R; o3 K! U( H2 U! K7 Q* n( t4 ~$ m6 h9 V3 q7 i; d4 V& O; x8 A7 v5 Y4 Z0 C8 g; E8 w6 m: Z+ X+ K; K0 ?/ c
问：求助]怎么删除DX中新建立的原理图
& Z9 M5 v _6 j2 C' v/ |# T/ ^3 r' e8 R+ {* `; S: u; \7 {+ `/ @9 K5 j
& A! h) T0 K9 U& d) _2 b6 |答：删除用tools->delete sheet，不过删除或添加不会立即反映到ProjectNavigator Tree中的，你用save check保存一下才会反映出来 |
|
[复制链接]
/1 
发表于 2010-10-6 11:34
[/img]
好有心，学习了。
