pcie问题咨询

超級狗

7 ]# u; M8 |! F3 f$ a+ @. D1 J
SiliconLabs Clock Buffer Quick Slection Guiide
# V, V- X! X7 K3 F6 T  b- B6 Y8 y+ g
% e: J* l, ?. V- D  ]: Q2 u3 |8 v- m
" E# [' s0 d3 {1 y. U! t% c

# t$ z5 G  V* E3 v

xiaowenwu1989

学习了

tanchengfang

会不会驱动能力的问题？

吉。。。。。

000

吉。。。。。

000000000000

ABCDJ

虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接口就有机制搞定两端不同频的问题，多半还是时钟质量导致，抖动的可能性较大。

bluskly

ABCDJ 发表于 2018-5-22 20:48
# G9 A9 T' u, j8 }* u, x8 a' X虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接 ...

你说的 我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk，但是实际情况就是不能够link起来。难道跟pcie device有关系？

gww8604

学习