FPGA仿真

caoweifeng · 发表于 2018-3-6 14:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我最近在使用cadence仿真，建立一个差分电路，只要差分信号串联电容后，其直流分量的幅值就不同，您帮我解释下吗？谢谢

heliu0017 · 发表于 2018-3-7 13:19

你需要把你的电路图一起贴出来。

gavinjzz · 发表于 2018-3-8 15:07

差分信号串联电容本来就是隔直通交

arod13 · 发表于 2018-3-12 11:14

要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係

caoweifeng · 发表于 2018-3-13 15:43

arod13 发表于 2018-3-12 11:14% K. L* {6 n) F4 S
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...

电容470pF,谢谢您的回复

arod13 · 发表于 2018-3-13 19:51

假設說是高速Interface如SATA,PCIe,SAS等這類的
通常電容都是用0.1uF或0.01u左右
470pF太小低頻的部分包含DC會被濾掉
如果把時間拉長來看波型會發現整個都在飄
總之不建議用那麼小的電容

caoweifeng · 发表于 2018-3-14 16:46

arod13 发表于 2018-3-13 19:51, s/ f0 S$ `6 X8 O# f' k
假設說是高速Interface如SATA,PCIe,SAS等這類的! s- J' m: w! X$ _! i
通常電容都是用0.1uF或0.01u左右
4 K: F0 j5 r$ W$ ?$ O2 m/ S) j" t470pF太小低頻的部分包 ...

好的。大谢。。

zcs525 · 发表于 2018-4-3 09:40

关注

ganxianwu · 发表于 2018-6-22 22:46

常见问题，软件仿真差分带AC耦合电容就会出现。原因是电容没充满电，直流点达不到要求。需要修改下电容的模型。增加个spice语句，让电容在0s之前充满电。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] FPGA仿真

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1