找回密码
 注册
关于网站域名变更的通知
查看: 627|回复: 8
打印 上一主题 下一主题

[仿真讨论] FPGA仿真

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-3-6 14:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我最近在使用cadence仿真,建立一个差分电路,只要差分信号串联电容后,其直流分量的幅值就不同,您帮我解释下吗?谢谢* N, c4 x% M# H3 x3 |
9 Q4 @  M1 \0 n& o0 E3 \  B

仿真.png (20.61 KB, 下载次数: 1)

仿真.png

该用户从未签到

2#
发表于 2018-3-7 13:19 | 只看该作者
你需要把你的电路图一起贴出来。

该用户从未签到

3#
发表于 2018-3-8 15:07 | 只看该作者
差分信号串联电容本来就是隔直通交

该用户从未签到

4#
发表于 2018-3-12 11:14 | 只看该作者
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係

点评

电容470pF,谢谢您的回复  详情 回复 发表于 2018-3-13 15:43

该用户从未签到

5#
 楼主| 发表于 2018-3-13 15:43 | 只看该作者
arod13 发表于 2018-3-12 11:14- {% b; g) W4 V4 ~( a% Q5 t/ X- f; R8 E
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...

9 {$ `+ ^6 j; b* l电容470pF,谢谢您的回复
8 [, Y7 K8 K8 }6 K

该用户从未签到

6#
发表于 2018-3-13 19:51 | 只看该作者
假設說是高速Interface如SATA,PCIe,SAS等這類的2 Z$ Z' }0 W& q, y- c. k& {4 g
通常電容都是用0.1uF或0.01u左右
4 g+ a9 B. o9 p' C470pF太小低頻的部分包含DC會被濾掉9 J# e$ E: a6 k+ k+ b
如果把時間拉長來看波型會發現整個都在飄: e. r' v- }( G  i, z" E+ w+ |; R# m+ U
總之不建議用那麼小的電容

点评

好的。大谢。。  详情 回复 发表于 2018-3-14 16:46

该用户从未签到

7#
 楼主| 发表于 2018-3-14 16:46 | 只看该作者
arod13 发表于 2018-3-13 19:51
6 b9 }3 N5 \1 b5 O$ h% \假設說是高速Interface如SATA,PCIe,SAS等這類的# U" a4 C& y4 ?/ r
通常電容都是用0.1uF或0.01u左右
# }& Y& H$ ]7 p/ w) ^/ E/ F470pF太小低頻的部分包 ...
2 y" l' L0 [; ?
好的。大谢。。
/ |( e# u; V; R6 i5 P, w* ]) o

该用户从未签到

9#
发表于 2018-6-22 22:46 | 只看该作者
常见问题,软件仿真差分带AC耦合电容就会出现。原因是电容没充满电,直流点达不到要求。需要修改下电容的模型。增加个spice语句,让电容在0s之前充满电。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 19:51 , Processed in 0.140625 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表