|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
空闲时间在学习VERILOG, 看到书上用到下面的拼接方式:
! |2 f# Y4 t7 v* j0 x- I, I
7 I6 i' a/ q& ` G; B# l/ W{secondcout, second} = {tempaa[1:0] + tempbb[1:0] + firstcout, first};3 X! H" L! `9 L% [
2 ^( u7 k- }) @& p) Fsecondcout 一位, 为两个数A,B低四位的相加的进位, second四位为两个数A,B低四位的相加的结果, tempaa[1:0] 为A 的A[3:2] 位 , tempbb[1:0]为为B 的B[3:2] 位 , firstcout 为A,B 的[1:0] 相加的进位输出, first为A,B 的[1:0] 相加的 的结果.
# t: ]: d* D( i8 F% n0 j
/ [& b# H& ]) @/ v0 o& S: r+ K9 g但是secondcout进位不对, 看RTL 图, 综合后被接GND了. 上面的语句的意图是把 tempaa[1:0] + tempbb[1:0] + firstcout 的进位给 secondcout, 不知道这样的拼节对不对, 感觉有问题, 请高手指点一下,谢谢. |
|