找回密码
 注册
关于网站域名变更的通知
查看: 2223|回复: 22
打印 上一主题 下一主题

晶振布局问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-1-31 18:11 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
图一 两个匹配电容在TOP层,打孔到BOTTOM层接晶振。图二 TOP层先打孔到BOTTOM层,经过晶振再到匹配电容。请大虾分析一下哪种更好一些,还有没有更好的方法改进一下?多谢!! u2 Z, f) B1 z; m& i5 i

webwxgetmsgimg (1).jpg (258.72 KB, 下载次数: 1)

webwxgetmsgimg (1).jpg

webwxgetmsgimg (2).jpg (221.64 KB, 下载次数: 3)

webwxgetmsgimg (2).jpg

该用户从未签到

推荐
发表于 2018-2-1 10:44 | 只看该作者
这个最好是电容与晶体在一块比较好,对于无源的先后其实无所谓,理论来讲电容是起谐振作用的,本身输出为模拟信号;有源为数字信号,最好先经过电容再进晶体;
. i8 G& K# [* ]: `4 m8 ?至于楼主问题,建议图二,电容与晶体同层为好;

该用户从未签到

推荐
发表于 2018-2-1 10:13 | 只看该作者
我通常都是晶振的匹配阻容,放在一层,先进阻容,再进晶振,! z$ l% x. V# S0 G

  R8 P, S* y8 k# d2 T( W不过好像,无源的和有源的,先进哪个有说法的,* b9 b! q+ v1 O$ y+ G+ C
有没有官方的,解释下?

该用户从未签到

推荐
 楼主| 发表于 2018-2-1 11:12 | 只看该作者
由于布局空间限制,芯片和晶振只能放在不同层,打孔穿层肯定对信号不好,不知道会不会有什么影响啊。只能做出来测试了。

该用户从未签到

2#
 楼主| 发表于 2018-1-31 18:12 | 只看该作者
图一和图二的顺序说反了

该用户从未签到

3#
发表于 2018-1-31 22:05 | 只看该作者
先过电容再进晶体!
  • TA的每日心情
    无聊
    2020-6-30 15:00
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2018-2-1 08:39 | 只看该作者
    过匹配电容再到晶振,图二相当于有stub

    该用户从未签到

    5#
    发表于 2018-2-1 08:42 | 只看该作者
    先过电容再进晶体

    该用户从未签到

    7#
    发表于 2018-2-1 10:18 | 只看该作者

    8 @  \( i, ?5 G! K  i  y先过电容再进晶体

    该用户从未签到

    9#
     楼主| 发表于 2018-2-1 11:00 | 只看该作者
    根据大家的建议已经修改PCB了。多谢!

    该用户从未签到

    11#
    发表于 2018-2-1 12:08 | 只看该作者
    没什么区别~~~别瞎想,都是不重要的东西

    该用户从未签到

    12#
    发表于 2018-2-2 11:01 | 只看该作者
    一般都放同一面,先经过电容再振

    该用户从未签到

    13#
    发表于 2018-2-2 16:20 | 只看该作者
    电容和晶振在同一面,先经过电容再到晶振

    该用户从未签到

    14#
    发表于 2018-2-2 16:20 | 只看该作者
    电容和晶振在同一面,先经过电容再到晶振

    该用户从未签到

    15#
    发表于 2018-2-2 17:42 | 只看该作者
    在同一层,先经过电容再到晶振
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-9 17:54 , Processed in 0.140625 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表