I2C-Master Core Specification中Transmit register与Receive register应该如何理解？ ...

mengzhuhao

I2C-Master Core Specification中Transmit register与Receive register应该如何理解？

5 Y: J5 K/ r# l: _; ]- ^' e  y2 ^opencore的I2C-Master Core Specification中
Transmit register与Receive register应该如何理解？
Transmit register是不是用来保存从器件地址吧？
看文档中写着7:1定义是Next byte to transmit via I2C
第0位的定义则是：
In case of a data transfer this bit represent the data’s LSB.
; |/ N. R: s- c! y# I% Y1 C  k( }8 wIn case of a slave address transfer this bit represents the RW bit.
+ A" u* O1 o. n/ h3 R' E‘1’ = reading from slave
9 X' C% O, g1 ~" I4 x0 I# g: q‘0’ = writing to slave

给我的感觉是不是这个传输寄存器只记录从器件地址，最末位用来设置读写控制的吧？

2 E5 L) F* v, ?0 Y2 }后面的操作状态机 第一步会先读这个传输寄存器 然后再进行读写移位寄存器里面的数据吧？
/ K  v! l3 o9 @" R/ v' c7 y9 S
4 t) S1 s; \# Y6 X那个Receive register就有点看不明白了
看定义是Last byte received via I2C
) q8 c6 m( I1 ^7 M看代码也一下没看明白

谁解释一下吧

mengzhuhao

在这个模块中wb_adr_i是不是只是作为寄存器地址来使用的了
7 _2 H$ u4 m* a7 d* n" [
6 e+ M- l! q* ]0 K见代码中：
/ X7 q" T( R$ ^4 @# acase (wb_adr_i) // synopsis parallel_case
/ {+ Z; S% A: H  y5 B3'b000 : prer [ 7:0] <= #1 wb_dat_i;
9 t3 i* I( k! e3 ~9 ~8 T3'b001 : prer [15:8] <= #1 wb_dat_i;
: t: c8 C' F, b& K# ?4 o! T3'b010 : ctr <= #1 wb_dat_i;
2 _! ~' Q! R% O3'b011 : txr <= #1 wb_dat_i;
+ U# T3 W( x( @$ q! r* Zdefault: ;
endcase
! `. I( v; T! z0 ~3 v, D
按照这意思就是
使用到的寄存器 通过这个wb_adr_i来选择
外部控制器发地址3'b000
8 ~. g' `; ]- t就是告诉I2C-Master Core 我要给你发Clock Prescale register的参数了

mengzhuhao

见一个资料里面写的：
# R' W1 L, K% TI2C 总线写命令格式如下：
    写信号：<Start><Write Slave Address+Write Bit><Ack><Register Index><Ack><Data><Ack> …… <Stop>
1 Z6 |. Z; D7 b/ q" M; t
& j8 q( a4 u  g5 S' o3 C
但是见opencore的spec中
  |& ]7 ~* o6 k好像是
( V2 e' F7 P' p9 Q6 J! U' i7 A
   <Start><Write Slave Address+Write Bit><Ack>Data><Ack> …… <Stop>

chris_0403

你好，我是一名初学者，由于要用到i2c，所以……很头疼，可不可以把i2c core给小弟传一份啊，无比感谢
邮箱：chris_0403@163.com
* l; i0 W- W" X1 t% c9 {如果方便的话，谢谢了