I2C-Master Core Specification中Transmit register与Receive register应该如何理解？ ...

mengzhuhao

I2C-Master Core Specification中Transmit register与Receive register应该如何理解？
0 W5 n1 G2 [! A1 x
! k, a8 j  ~' e" e- K7 Nopencore的I2C-Master Core Specification中
/ s+ O0 N: O! h+ P7 XTransmit register与Receive register应该如何理解？
Transmit register是不是用来保存从器件地址吧？
* Z$ u" W: W, g8 _6 E  L看文档中写着7:1定义是Next byte to transmit via I2C
第0位的定义则是：
. u7 s* E9 `; K8 e' ?/ DIn case of a data transfer this bit represent the data’s LSB.
# Y1 w6 C6 l$ ~( }2 |In case of a slave address transfer this bit represents the RW bit.
‘1’ = reading from slave
" ?# `' c+ h2 m: e+ w‘0’ = writing to slave
3 z; T" v; i" |( z/ h; T1 l# t- L
给我的感觉是不是这个传输寄存器只记录从器件地址，最末位用来设置读写控制的吧？

后面的操作状态机 第一步会先读这个传输寄存器 然后再进行读写移位寄存器里面的数据吧？
8 E) A& `+ J/ C5 G1 a; |
) _0 [  `3 i  Z- v( V  i) O2 K那个Receive register就有点看不明白了
" K1 o" i# i  j, `3 g4 g9 @9 v4 Y; \看定义是Last byte received via I2C
  b. d8 I0 U6 q看代码也一下没看明白
3 {% r. W7 e" r6 ~, v) C
3 M7 j' ?& T/ _) M1 E谁解释一下吧

mengzhuhao

在这个模块中wb_adr_i是不是只是作为寄存器地址来使用的了
* ?7 w, l+ D3 @7 ~9 g* K( A; ]  p
见代码中：
" d* _4 [+ ]3 o5 \case (wb_adr_i) // synopsis parallel_case
/ W8 e, v& d" w* k" L0 ~3'b000 : prer [ 7:0] <= #1 wb_dat_i;
. v( K2 k$ p- e& l* r1 n7 u3'b001 : prer [15:8] <= #1 wb_dat_i;
0 _6 u0 M! L  e* \3'b010 : ctr <= #1 wb_dat_i;
3'b011 : txr <= #1 wb_dat_i;
default: ;
, s( N+ ~( c( Q% P/ ~8 K' d9 yendcase
% ?5 b- J  S9 e, U: y: A1 G% k
! p1 f& L- V9 J4 V3 S. j按照这意思就是
使用到的寄存器 通过这个wb_adr_i来选择
8 }! m3 g9 t/ T! N外部控制器发地址3'b000
就是告诉I2C-Master Core 我要给你发Clock Prescale register的参数了

mengzhuhao

见一个资料里面写的：
" l3 Q) _5 J7 n# W9 }! cI2C 总线写命令格式如下：
" c2 V3 a; k3 I    写信号：<Start><Write Slave Address+Write Bit><Ack><Register Index><Ack><Data><Ack> …… <Stop>
" B7 d* F: }, E
; W9 b7 X8 l% [+ ~
( P) N& S, t# _5 i但是见opencore的spec中
" e0 D' E: \! e% U好像是

   <Start><Write Slave Address+Write Bit><Ack>Data><Ack> …… <Stop>

chris_0403

你好，我是一名初学者，由于要用到i2c，所以……很头疼，可不可以把i2c core给小弟传一份啊，无比感谢
邮箱：chris_0403@163.com
如果方便的话，谢谢了