找回密码
 注册
关于网站域名变更的通知
查看: 1913|回复: 17
打印 上一主题 下一主题

[仿真讨论] 线间距对信号影响大还是阻抗匹配影响大

[复制链接]
  • TA的每日心情
    开心
    2022-3-25 15:51
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2017-11-10 19:26 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
       如题,比如DDR4差分走线周围空间不足,差分对线宽线间距20/47um,差分对与周围信号的间距25um,应该优先保证差分对的目标阻抗,还是优先保证差分对于周围信号线的间距,牺牲掉差分对组内的线间距,哪个影响大?
    - k/ L" F7 s+ X; v6 C0 m3 ^

    该用户从未签到

    推荐
    发表于 2017-12-25 11:02 | 只看该作者
    个人觉得楼主的现在的情况是特定的环境下,布线空间是有限的,但是又不得不布线。不是说哪个哪个重不重要的问题。
    ( V5 p# x" H: x9 }就类似我们有视乎碰到的PCB LAYOUT根本做不到常规做法的,如果和客户区沟通,有些会适当放宽,有些硬件直接扔一个规范文档过来,问题是这些文档要求难道我们没有嘛?? 现在需要的是一个能解决当前困境的方案,不是说说拉开间距,都重要就好了,要是能拉开间距,有空间布线,这个问题还存在吗?晕
    ! v1 r6 w# F. s0 N  ^& z$ z正如9楼上所说的,阻抗可以适当放宽,跑不了太高的可以降频来,还可以有测试的可能,而窜扰太严重的话,线做出来是不能动的,调都难调,估计直接GAME OVEER都有可能,相对比来说,窜扰才是主要矛盾,适当折中一下最好。做出来的如果保证不了100%OK的,先保证是能调试用的,发现问题可以在下一版改版(也许会问,为什么这次不改?这些涉及到结构的问题,不是LAYOUT说怎么弄就怎么弄的,万一折中方案调试出来OK呢? 而整不出来就更有理由要求改了

    该用户从未签到

    推荐
    发表于 2017-12-21 15:51 | 只看该作者
    依楼主提供的数据来看,串扰的问题会严重些! a1 K- R; X5 r3 \

    9 ~7 s9 v/ n) O如果单纯讨论阻抗控制与串扰哪个重要,其实是该分开来谈的- v& V+ c) E8 Y
    以差分线来说,阻抗控制的问题是远小於串扰造成的问题
    0 [" ~/ V3 u# {如果差分线100ohm来讨论,通常允许正负15%的误差
    4 i% K4 M; W* q* y那就是正负15ohm左右,这是相当宽松的限制$ k  x1 U" B* u# z( f- `3 k
    $ `: Y4 {7 I0 A! F1 h7 X
    至於串扰问题,依照差分线的特性,是可以消除某程度的串扰影响
    : `: b9 `% Q. a( ^$ g当P/N很近,收到同个串扰源的影响接近,可以透过差分消除2 U/ U) ?4 X- L+ J) l  z4 w
    但当P/N过大,各自串扰差异越大,越难消除,就会让讯号产生正负不对称
    ; q4 Y; K) J! U! V+ z/ v
    4 i+ }$ |% K9 C& J另外除了自身受到干扰的问题,仍必须探讨差分线干扰相邻单端线的问题$ \: k8 |" y1 }. U- o
    DDR的差分线周围通常伴随着同个byte的单端资料线
    " }" u, d6 N4 y* }: o, o虽然差分自身可以消除耦合过来的串扰( Z7 ]! p% Q" \: H9 P
    但相邻的单端线却无法消除0 U5 K8 H) @1 M3 y. \7 l1 b3 B
    所以差分自身没事,但相邻的单端却遭殃了
    6 _1 D. \0 s7 Q

    该用户从未签到

    推荐
    发表于 2018-3-9 18:58 | 只看该作者
    wxwxw 发表于 2017-11-13 12:43" S6 D" S4 Z9 D4 I& q
    这个其实没办法哪一个更重要,而是怎么选择妥协。这个时候就是仿真软件的作用了,用不同的参数做个仿真看结 ...
    / K" s2 t9 H- L/ f
    想问下这个案例如果仿真对比的话,怎么仿,推荐用什么软件啊?
    8 |  ^+ ~; m( M7 ^6 ^提取整组DQ的S参数,搭模型看阻抗和串扰吗?& i0 C) y% Q6 j6 d8 r; g

    该用户从未签到

    2#
    发表于 2017-11-11 18:53 | 只看该作者
    其实这个问题应该是问串扰重要还是阻抗匹配重要呢!我想说的都非常重要。
  • TA的每日心情
    开心
    2022-11-1 15:51
  • 签到天数: 62 天

    [LV.6]常住居民II

    3#
    发表于 2017-11-13 12:43 | 只看该作者
    这个其实没办法哪一个更重要,而是怎么选择妥协。这个时候就是仿真软件的作用了,用不同的参数做个仿真看结果可能是最有效的方法。

    点评

    想问下这个案例如果仿真对比的话,怎么仿,推荐用什么软件啊? 提取整组DQ的S参数,搭模型看阻抗和串扰吗?  详情 回复 发表于 2018-3-9 18:58

    该用户从未签到

    4#
    发表于 2017-11-20 13:13 | 只看该作者
    这个要看裕量啊

    该用户从未签到

    5#
    发表于 2017-11-20 15:25 | 只看该作者
    串扰和反射都重要,都需要避免

    该用户从未签到

    6#
    发表于 2017-11-23 14:54 | 只看该作者
    这个差分对间47um,离旁边才25um,谁和谁先耦合啊??
    % \/ T# ~4 K* F/ i! p4 ?做不了可以妥协啊,36欧的线宽太粗了,就弄40 左右  间距最好拉开
    ) \9 \, F) H# ?3 K1 q
      i, p5 h1 v! Q: n  d: }0 [2 @' O" x3 O3 d+ ^5 s

    该用户从未签到

    7#
    发表于 2017-11-24 16:41 | 只看该作者
    优先保证阻抗
  • TA的每日心情
    开心
    2022-1-4 15:56
  • 签到天数: 87 天

    [LV.6]常住居民II

    8#
    发表于 2017-12-20 11:49 | 只看该作者
    两者都需要考虑吧,25UM太近了,两者阻抗都稍微偏离一些,尽量拉开一些间距吧
  • TA的每日心情
    开心
    2025-5-28 15:49
  • 签到天数: 77 天

    [LV.6]常住居民II

    11#
    发表于 2018-1-19 17:16 | 只看该作者
    你这个应该是串扰和阻抗的问题吧,我觉得需要仿真一下,来看看具体的影响

    该用户从未签到

    12#
    发表于 2018-1-29 18:37 | 只看该作者
    串扰和反射都重要,都需要避免

    该用户从未签到

    13#
    发表于 2018-1-31 11:42 | 只看该作者
    学习了各位大神

    该用户从未签到

    14#
    发表于 2018-2-28 15:38 | 只看该作者
    串扰影响大
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-6 22:38 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表