HDL显示成功导入到PCB，网络却没有变

千秋一叶君

原理图改了，PCB里却没有变，为什么啊？求大神

RickGao

你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来，然后把shape或cline删掉再导板子，应该就可以了。

千秋一叶君

RickGao 发表于 2017-11-13 09:52
, {: X. X6 @* P8 Y0 o5 U; B你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来 ...

% a) D: m! P! q7 t# r2 x那如果是改版怎么办。。

4 c2 P8 ], T6 R# P' s0 x& {

gleefly

问题太笼统，可能原因多！！！

xyylucky

到网表的时候，选项没勾对。

千秋一叶君

xyylucky 发表于 2018-3-14 12:00
8 h: \6 O: r, d6 J. Z到网表的时候，选项没勾对。

: R' T0 L; S1 E; k% a6 S是的，少勾了
8 Z, [4 g7 ?$ i4 E5 [

lee.cn

楼主，运行Export physical,出现如下错误 ERROR(SPMHNI-175): Netrev error detected.  ERROR(SPMHNI-342): Design flow is Constraint Manager enabled, require pstcmdb.dat and pstcmbc.dat files. 请问如何解决

alan_china888

千秋一叶君 发表于 2018-10-9 08:31
7 v. x# v$ ]6 V是的，少勾了

, c8 Y* F! T. `. U" ]怎么解决的