HDL显示成功导入到PCB，网络却没有变

千秋一叶君

原理图改了，PCB里却没有变，为什么啊？求大神

RickGao

你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来，然后把shape或cline删掉再导板子，应该就可以了。

千秋一叶君

RickGao 发表于 2017-11-13 09:52
9 i+ f  r3 Y" K- {( n* Q! o你HDL画原理图后package有没有成功？如果package没有问题，那么你可以把之前的一些shape或是cline给clp出来 ...

那如果是改版怎么办。。
0 [7 }7 v- _! g, ?

gleefly

问题太笼统，可能原因多！！！

xyylucky

到网表的时候，选项没勾对。

千秋一叶君

xyylucky 发表于 2018-3-14 12:00
) F2 K/ o% L1 `: z2 }. M到网表的时候，选项没勾对。

! A7 e: A0 P1 q% o5 B是的，少勾了

lee.cn

楼主，运行Export physical,出现如下错误 ERROR(SPMHNI-175): Netrev error detected.  ERROR(SPMHNI-342): Design flow is Constraint Manager enabled, require pstcmdb.dat and pstcmbc.dat files. 请问如何解决

alan_china888

千秋一叶君 发表于 2018-10-9 08:31
: X2 z3 o2 z+ J6 V& U是的，少勾了

$ }3 B& O9 N6 L怎么解决的