2017年10月11日QA检查报告节选

EDA365QA

1.单点接地在BOTTOM面被N2破坏了

EDA365QA

EDA365QA 发表于 2017-10-12 09:20
2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

. |* K0 B# A) R更多内容查看此帖
; \" I, q2 i4 q% x+ b
https://www.eda365.com/forum.php? ... amp;_dsign=cda9da59
6 r/ c. Z% Q# U3 g4 d

EDA365QA

11.发光二极管极性反了
5 J6 ~( Z. o* l  V

EDA365QA

10.U12器件下面开了阻焊和钢网，但是却没有铺铜
) G% K" l" \$ @# U' p
! V/ H1 Z, U1 O, Q. i

EDA365QA

2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！
) q( K& K2 D+ T# E4 b; _* i
8 I0 J$ F2 y7 ]: w/ i4 q: u

EDA365QA

3.485电路的输入电路，加大到20mil

1 h5 `- ]# x5 w  J) A

EDA365QA

4.这4条网络属于多余连接
+ N# o, [6 Z+ y3 ~/ d! }7 {

EDA365QA

5.建议把AVCC_5V由art03布线层改到PWR06层电源层，保证第3层给模拟信号的隔层参考平面(AGND)完整性
3 V0 J* t6 n4 L' q' p# `

EDA365QA

6.USB电源和地处理可以优化一下，放在art05和pwr06，即vcc3.3没有进入USB，并且可以对应
' |  \2 E) h# V% @4 M

EDA365QA

7.这两组电源没有加粗
1 D& }; w: v$ r
! U* K1 o2 F; P( l7 w( c; Z

EDA365QA

8.第3层走线跨分割(第4层的+5V没有必要到上面去）
7 I. _: d5 i" }' P: f: b1 e

EDA365QA

9.第7层的分割导致bottom面大量的DDR3网络信号线跨分割

EDA365QA

12.相邻层不要很长一段的重叠走线
9 h) o* s. q* g$ [8 i4 l
0 R: E: w- c, M2 d4 b; O

wuchaoforevers

wuchaoforevers

这个必须得点赞