找回密码
 注册
查看: 2355|回复: 23
打印 上一主题 下一主题

2017年9月28日QA检查报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-9-29 09:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。3 N- m+ V: r; f0 b, j3 G$ T
# x6 P, r4 U8 g4 d* O7 r
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    推荐
    发表于 2017-11-1 14:44 | 只看该作者
    EDA365QA 发表于 2017-9-29 09:125 z$ C7 r6 r8 S7 n' X
    10.a.CAN信号要按照差分处理;b.CAN器件下要前后隔离,不能穿线
    4 P' B5 b6 y% x) g2 s# W
    这个不太明白,是为了隔离模拟数字还是防止CAN上有波动干扰到数字端,芯片应该会封装处理好吧,不至于下面不能走线,如果不能走,那应该GND铜皮都要挖空, n; Q) g9 n, L  X% H

    该用户从未签到

    推荐
     楼主| 发表于 2017-9-29 11:17 | 只看该作者
    xueling2009 发表于 2017-9-29 10:43/ M+ Z, k" C/ k
    如果不包地,空到一定的距离是不是也可以?
    ! n1 }: ~- d" p2 K& M9 B1 H
    通常有4W以上也是可以的,但是如果有这么多具体的话完全有空间包地处理了,所以还是推荐包地来防止其他信号干扰模拟线。
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    推荐
    发表于 2017-11-1 14:10 | 只看该作者
    本帖最后由 fengyu6117 于 2017-11-1 14:13 编辑
    * Q% `* X4 T/ O9 C# ~" D9 q- T
    EDA365QA 发表于 2017-9-29 09:12" w6 O& r0 r: T9 l% N
    9.这三路RGB在bottom面没有包地
    ' A9 e$ n' g/ w. h! J% J
    个人觉得,如果有完整平面包地没啥用,主要是间距。
    ! r! _. D9 p- d( o6 p: y6 {
    6 U# u+ s& q) G

    该用户从未签到

    2#
     楼主| 发表于 2017-9-29 09:10 | 只看该作者
    1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。
    # s- |: I3 b; d0 V6 N6 r' ` / B  t, J5 d" i: [$ L

    该用户从未签到

    3#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    3.232器件周边的电容为电源滤波,连线需要加粗.; c0 l  E8 ^" J
    ; r5 K0 O, L4 O- \% c1 l

    该用户从未签到

    4#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    4.power5的PGND1进入了GND区域9 K2 y+ f0 _: |% N
    0 a- b0 L+ g6 S3 l+ s" y6 O; W

    该用户从未签到

    5#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    5.DDR的差分对没有与其他信号区分,无法保证差分效果
    ( B- `4 m7 N% C/ D
    : L  J& C3 a! F8 e# _1 B

    该用户从未签到

    6#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    6.SFC_clk时钟的匹配电阻R21放在连接的中心位置(两端连线)7 a# |& P( y/ t2 a) Q4 S- ^+ I

    - l7 ~" M3 q* _8 c4 {( F7 m

    该用户从未签到

    7#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    7.这3个电感在内层的掏空是不需要的2 E3 B0 n4 a" e8 m$ M! }1 T. y) {

    / a& S9 G! R" D3 b+ u% N3 Z7 K( j

    该用户从未签到

    8#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    8.top面没有贴片器件,无需mark点和钢网文件
    % F( G/ N4 b* h8 ]% a  r. w. P
    6 f* T% i3 E; Q' B

    该用户从未签到

    9#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    本帖最后由 EDA365QA 于 2017-11-1 16:20 编辑
    9 E1 g/ F) @# {. A) X! f4 E6 q7 @) s
    $ \" n) O. O0 a, t, Z9.这三路RGB在bottom面没有包地
    5 m" l9 k4 d9 L) y$ w

    点评

    个人觉得,包地没啥用,主要是间距。  详情 回复 发表于 2017-11-1 14:10
    最好是包地处理  详情 回复 发表于 2017-10-31 14:03
    如果不包地,空到一定的距离是不是也可以?  详情 回复 发表于 2017-9-29 10:43

    该用户从未签到

    10#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    10.a.CAN信号要按照差分处理;b.CAN器件下要前后隔离,不能穿线
    4 b% [4 E0 |3 K2 W
    4 Z. {* O5 q  T' G9 r+ _( x2 I

    点评

    这个不太明白,是为了隔离模拟数字还是防止CAN上有波动干扰到数字端,芯片应该会封装处理好吧,不至于下面不能走线,如果不能走,那应该GND铜皮都要挖空  详情 回复 发表于 2017-11-1 14:44

    该用户从未签到

    11#
    发表于 2017-9-29 10:43 | 只看该作者
    EDA365QA 发表于 2017-9-29 09:12
    1 Q5 v+ G  f0 f( o0 Z$ ^& l4 P9.这三路RGB在bottom面没有包地

    / J" _! |/ m/ ~/ ~& D2 l9 o如果不包地,空到一定的距离是不是也可以?9 G) N8 A4 p! R  E& {/ ]

    点评

    谢谢!  详情 回复 发表于 2017-9-30 09:35
    通常有4W以上也是可以的,但是如果有这么多具体的话完全有空间包地处理了,所以还是推荐包地来防止其他信号干扰模拟线。  详情 回复 发表于 2017-9-29 11:17

    评分

    参与人数 1威望 +2 收起 理由
    EDA365QA + 2 鼓励学习

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-26 09:09 , Processed in 0.093750 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表