找回密码
 注册
关于网站域名变更的通知
查看: 2491|回复: 23
打印 上一主题 下一主题

2017年9月28日QA检查报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-9-29 09:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。( i2 w% z* _1 |& V7 p! [" J/ {

9 C: e+ D) }$ q# j% a$ j; g/ `
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    推荐
    发表于 2017-11-1 14:44 | 只看该作者
    EDA365QA 发表于 2017-9-29 09:122 X" S6 h  {, T5 N
    10.a.CAN信号要按照差分处理;b.CAN器件下要前后隔离,不能穿线

    ! |" A) s) P# ]这个不太明白,是为了隔离模拟数字还是防止CAN上有波动干扰到数字端,芯片应该会封装处理好吧,不至于下面不能走线,如果不能走,那应该GND铜皮都要挖空% d* H0 [% S" A- [6 W' I( e

    该用户从未签到

    推荐
     楼主| 发表于 2017-9-29 11:17 | 只看该作者
    xueling2009 发表于 2017-9-29 10:430 E( T' i( Z, e
    如果不包地,空到一定的距离是不是也可以?
    * T- u* I: v2 [3 H  Q* Q. A% k
    通常有4W以上也是可以的,但是如果有这么多具体的话完全有空间包地处理了,所以还是推荐包地来防止其他信号干扰模拟线。
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    推荐
    发表于 2017-11-1 14:10 | 只看该作者
    本帖最后由 fengyu6117 于 2017-11-1 14:13 编辑
      V2 K. _6 g! L7 w' U  O/ t& G) B
    EDA365QA 发表于 2017-9-29 09:12
    5 W% [6 W0 ^' M9.这三路RGB在bottom面没有包地

    7 X5 z1 X1 ~$ r5 _! z/ ^2 M# V个人觉得,如果有完整平面包地没啥用,主要是间距。
    6 {6 v1 x/ N6 z$ e2 N9 u# C0 G: y/ j% e

    该用户从未签到

    2#
     楼主| 发表于 2017-9-29 09:10 | 只看该作者
    1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。7 n( B; I, t0 [; }' L
    $ `* ?7 U; j( ^* R4 u, V

    该用户从未签到

    3#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    3.232器件周边的电容为电源滤波,连线需要加粗.
    6 I: W0 P  q" N/ k. z+ | # c  ~/ A5 R( z+ r+ f5 n6 Q

    该用户从未签到

    4#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    4.power5的PGND1进入了GND区域7 i2 Y  v( Y3 R# [6 |$ |3 Y* c
    ; a$ Y7 P9 q8 i3 |3 r) k1 y# B

    该用户从未签到

    5#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    5.DDR的差分对没有与其他信号区分,无法保证差分效果  t5 k) E$ w# g

    * x( {5 }  h2 F. `# `9 l6 `

    该用户从未签到

    6#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    6.SFC_clk时钟的匹配电阻R21放在连接的中心位置(两端连线)
    & _9 @# e6 {" w/ ^ 9 I" W  `# S" t6 B7 O2 `( N$ v

    该用户从未签到

    7#
     楼主| 发表于 2017-9-29 09:11 | 只看该作者
    7.这3个电感在内层的掏空是不需要的
    . }. I( `3 c) n! H2 K7 ~' @7 y 3 D3 L2 V3 _' q

    该用户从未签到

    8#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    8.top面没有贴片器件,无需mark点和钢网文件
    6 e2 z7 h/ L3 z  |
    ( n: P9 z. x; u: E0 ]& A9 d

    该用户从未签到

    9#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    本帖最后由 EDA365QA 于 2017-11-1 16:20 编辑
    $ I- {- I: L. m7 S8 o1 J. X- @( f  j6 q5 U) i, X
    9.这三路RGB在bottom面没有包地
    8 `, B! q# Y' Y; R

    点评

    个人觉得,包地没啥用,主要是间距。  详情 回复 发表于 2017-11-1 14:10
    最好是包地处理  详情 回复 发表于 2017-10-31 14:03
    如果不包地,空到一定的距离是不是也可以?  详情 回复 发表于 2017-9-29 10:43

    该用户从未签到

    10#
     楼主| 发表于 2017-9-29 09:12 | 只看该作者
    10.a.CAN信号要按照差分处理;b.CAN器件下要前后隔离,不能穿线
    ( `. t  U* M; c" t, @' A3 d
    7 O+ f7 g1 x5 ?8 f

    点评

    这个不太明白,是为了隔离模拟数字还是防止CAN上有波动干扰到数字端,芯片应该会封装处理好吧,不至于下面不能走线,如果不能走,那应该GND铜皮都要挖空  详情 回复 发表于 2017-11-1 14:44

    该用户从未签到

    11#
    发表于 2017-9-29 10:43 | 只看该作者
    EDA365QA 发表于 2017-9-29 09:12
    5 ~+ k) x& R/ H& V; H7 x  a3 i9.这三路RGB在bottom面没有包地

    7 G$ v- V4 h2 l8 b( m( q, [" u如果不包地,空到一定的距离是不是也可以?6 q& o! K' X1 B0 I

    点评

    谢谢!  详情 回复 发表于 2017-9-30 09:35
    通常有4W以上也是可以的,但是如果有这么多具体的话完全有空间包地处理了,所以还是推荐包地来防止其他信号干扰模拟线。  详情 回复 发表于 2017-9-29 11:17

    评分

    参与人数 1威望 +2 收起 理由
    EDA365QA + 2 鼓励学习

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-27 21:20 , Processed in 0.234375 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表