找回密码
 注册
关于网站域名变更的通知
查看: 931|回复: 7
打印 上一主题 下一主题

ESD器件的布线为什么最好走锐角?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-9-16 18:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
其次,在设计PCB时经过ESD器件的线路,尽量产生锐角;
6 Q6 ^5 [. U! H
6 L5 C" w! Z5 D0 P; }# q, A6 q9 ?4 J8 v0 I( e- B8 C% w
大家好,在看ESD设计资料的时候看到上面的信息,不是很理解,请问各位为什么要走锐角呀?
) _9 L3 P2 e: f+ P3 t# \4 i" g' Z8 I! Q) l2 Z

0 h7 r' T: H8 C3 f' Y" s1 a5 Z* }  I

; K) k* V: g: l$ S
% I) P6 ~& R, j" s
; `: _( t9 ]/ A: H% e! ^

该用户从未签到

3#
发表于 2017-10-10 14:31 | 只看该作者
尖端放电,把大部分的静电通过ESD器件泄放到地

该用户从未签到

4#
发表于 2017-10-12 22:58 | 只看该作者
器件响应有延迟,所以用锐角走线避免器件动作之前脉冲就已经接触后端

该用户从未签到

5#
发表于 2017-10-14 12:57 | 只看该作者
不懂,看看先

该用户从未签到

6#
发表于 2017-10-14 13:11 | 只看该作者
小学新生,来给各位大佬解释一下。这个属于传输线理论的东西,因为ESD波形在时域上上升沿小于1ns,对应的频率在几百兆Hz,所以需要考虑传输线效应。均匀的布线上,阻抗分布均匀,所以不会有反射产生,当有拐角时,出现阻抗突变,拐角为高阻,反射系数大于一。出现正反射,加剧ESD电压幅值,使电路更难通过ESD测试。所以拐角一定要注意控制走线角度,减小反射的影响。

该用户从未签到

8#
发表于 2017-10-27 11:13 | 只看该作者
不错的分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-11 06:11 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表