请教设置等长规则的问题

gavinhuang

* s3 x" J; h. d$ v5 B% j; e如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
% I' e4 {: r- i: l" _3 L
( ~# w( k- V. R% K6 K* b$ \在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？
5 P0 l* h# x  ?


* ~2 ]( ?$ V+ k
* @! R, B3 p& Q% b  Y

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
pinpair设规则的时候就设好

2 M& T5 m# T; X5 p7 c谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？
/ |- H) V0 S$ w% @2 b2 k
网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法

gavinhuang

paul_iw 发表于 2017-9-15 16:33
先设置PIN pair

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

3 r2 ]! _' ^/ i& J! U; x) Y  o网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
* z  K$ Y8 J& W6 H0 i( p6 _

! F* G% ^6 @; v7 k

: O! ^/ M2 c) X' }+ E' ^1 w8 v( `

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
在没有skill可用的时候，只能手动一个个设置了

  y3 {. @! H+ Y  N& y0 F( }; } 好吧，谢谢你！

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
* Q, b( H' C; R3 z5 q3 `. N

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

; n4 O" c1 e% j' {类似这个样子，这个是地址线的
# R. F, J$ e; i6 O' `* K$ B

泡泡_X84gB

看来学习的还很多
1 @  ^, @! ^! [0 {& a

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
3 U. b# _9 V6 S' Q, D2 B在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

能看明白，谢谢你！

如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？

. u( F& X5 |+ ^$ J
3 D) m5 H* g& Y' M5 J2 h4 [
/ `7 j# I# E* W% @7 d' t. |$ _$ J( w

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦