请教设置等长规则的问题

gavinhuang

' W) W1 t% y0 e9 y- ]- s, g0 g5 L
如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
6 J! s5 O9 I' A- p$ {; P
在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？




- \8 z. }  i: h

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
pinpair设规则的时候就设好

8 f- v! e0 b# p8 u谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

# a) z- N; p3 [: X% j网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
) s& i4 J- [7 T
. n( \+ L+ X" |( Q/ `6 P  q( f8 V2 R

gavinhuang

paul_iw 发表于 2017-9-15 16:33
先设置PIN pair

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

- Q% A7 o) Q$ u  w, D$ U网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
  j! E6 y2 p. i# @- ]5 b. A- @
0 M" Z; }  r( P6 X

/ M+ V. M% p( n, [% u: S! v

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
在没有skill可用的时候，只能手动一个个设置了

+ C" }' z% C. O' Q& _  | 好吧，谢谢你！

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
( U0 j; c( G1 U: e+ r好吧，谢谢你！

% K; u2 [9 m& c+ R在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
1 g1 |: E+ U* C
5 t7 Z' s- \8 g: V- e7 ^* C

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

类似这个样子，这个是地址线的
: _. ]* S9 T; V6 D; i

泡泡_X84gB

看来学习的还很多
* I3 b, U+ L! z

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

能看明白，谢谢你！
, `8 q- ^( {5 M
( f# {4 k0 m& G% g& `如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？
: n5 N' Q* b9 u) G, n" D8 r: o) k

& w) D% G) B- N2 W) ^( Y
6 N2 j& X5 Q1 {3 F$ k: p5 ?. a* X4 p
6 y  q8 H' [9 \' g  K

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦