请教设置等长规则的问题

gavinhuang

6 r. a6 O3 ^3 }- v8 N( j# p8 q/ j' O
$ `, l2 T& ]' {3 _7 T如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
1 g  q" |0 ~& l( q7 s6 n' I
0 T0 ]( N2 N6 P( ~- |& p在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？
  u* q2 s- a# F" @4 |+ H9 V/ l

9 S9 @+ ^+ S) J  x! [

, |7 V8 C) W' z& o) s4 g

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
. c7 p" A" J# P9 cpinpair设规则的时候就设好

: a5 X8 u1 i# R* o谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

; e# `, B; _. G0 m- h* {* n网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
9 ]5 v3 k# @! T% b$ n
% O  d7 x7 m" @' \2 B
  R8 j1 x& g6 D5 i. W2 m

gavinhuang

paul_iw 发表于 2017-9-15 16:33
9 n1 a6 e% C7 N: ]4 U* s( X先设置PIN pair

/ F" O* p8 i1 q' O" |0 E, u0 m谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

0 D2 T- P) ~1 {# s9 @; A1 ~网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
1 }5 Y: H% K9 V& F" X+ F; l) i


1 M* p3 K/ o2 {! Q

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
在没有skill可用的时候，只能手动一个个设置了

$ L, \- O: g2 j+ ^ 好吧，谢谢你！

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

* w% L' L: W+ U& r在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
2 o5 m* M* h+ y5 R/ j- L# |6 o! Y
% t: U5 r* @) z% ^

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
  P; l7 Y( Z$ L& q* X好吧，谢谢你！

类似这个样子，这个是地址线的

泡泡_X84gB

看来学习的还很多

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

能看明白，谢谢你！
6 |' c. s& I& Y3 a4 K  U( X) Y
如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？


  f+ q9 v  m1 ]( E

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦