求助····16路数显报警器设计

ksys_2

要求：
 1．设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路编号，并发出声音信号；
( U+ w! A% u  X$ D1 A2 I 2．报警时间持续10秒钟；
 3．当多路报警时，要有优先级，并将低优先级的报警存储，处理完高优先级报警后，再处理之（附加）。
哪位大虾能给个程序或说个思路啊··

shjact

FPGA or CPLD 用verilog实现，取16个I/O口，以case语句的优先级写法实现，应该比较简单。
没猜错的话是毕业设计，最好自己多查资料自己完成，对将来会有帮助的。

shen

很头痛的问题，就是不知如何说。
0 u, J- v  D8 \* ?: F* W. _$ m& p) [先自己说说吧，看看你如何做，不然，别人如何说呢？

zyunfei

原帖由 shjact 于 2008-12-5 14:28 发表
  H1 _, U! O1 v/ E! S0 dFPGA or CPLD 用verilog实现，取16个I/O口，以case语句的优先级写法实现，应该比较简单。
没猜错的话是毕业设计，最好自己多查资料自己完成，对将来会有帮助的。

: e: `$ }: r& T* [   同意你说的！呵呵！！
0 \8 E" o% K% U+ |0 n& W   在学校好好学点东西吧！等出来就好混点了！要不只能等了……

zgq800712

原帖由 ksys_2 于 2008-12-5 01:12 发表
  \3 \# w% }1 b) c) j0 Z要求：
1．设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路编号，并发出声音信号；
/ ^& l- E/ a& ~% q 2．报警时间持续10秒钟；
3．当多路报警时，要有优先级，并将低 ...

3 o  a9 V( L4 S2 ^; Y. M4 A; z

1,2我有思路了，
, ~3 u- X. R8 Y9 H8 ^2 d3还不会；
8 s2 i  F" ^. O7 B1，16路报警器，你也说了可以用高低电平表示，
- a5 a6 X" s9 o  C9 p7 v
定义16个输入口，你可以设成单个输入，或者逻辑序列（看下面的优先级用逻辑序列可能有好处）；常态设置为1，用一个上拉电阻连接到VCC，当有报警时（位0报警）；不停的读入16口的状态；
+ \/ v6 T' o# E9 H& |当有报警时候读出报警位显示，显示这个和好做，只是做编码。 关于发出声音 ，有报警就叫10秒钟，如果多报警，那优先级高的叫10秒，然后下一个叫10秒？全部叫玩160秒，还好不长；

shen

if 引脚一是否断开
8 f7 Y1 y  m2 J8 x+ `xxxx1断开报警
esle if 引脚二是否断开
. W, X0 X/ @; _xxxx2断开报警
esle if 引脚三是否断开
xxxx3断开报警
……
9 j- |- Y! G# S" I/ aelse if 引脚十六是否断开
xxxx16断开报警