请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
' _; M* P6 m- X我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。

後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
+ R! m! v% p  v+ b$ G& f

超級狗

啊哈～

ECL 2-Input Differential XOR/NXOR Gate MC10EP08-D

2 B6 v$ D3 p0 }不過你的訊號源要怎麼搞成這樣咧～？？？
1 a0 V* `$ {% g0 I' ^* H
, W0 s0 |4 O. P) _
9 v& ?2 l: E* K- `) X
: R1 r& t$ T0 y$ r- w( i

超級狗

開卷有益

6 I& A1 z( w# F
4 S2 ^, [# |0 n" D- M

超級狗

ECL Logic Gate 有 Single-End 的啦！
" v+ d) Q. X+ ~  r0 B, v
5 B% V7 Y' l& T- b& ^3 b

cloudy19880824

超級狗 发表于 2017-6-21 23:02
" u, h+ k6 g! S1 r6 jECL Logic Gate 有 Single-End 的啦！

太感谢版主的支持了！我把板上留个选项试一下
) D* \4 ]/ ^* L- H

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
0 a3 _9 i* M4 r  D+ t' j楼主可以考虑考虑告诉运放，通过高速运放反向

0 k$ ]7 N. e' s. `3 r6 R嗯，是个办法，谢啦
0 {2 l+ H( B% x8 E6 s$ W7 r& b! @

duzz

狗版主的狗粮，一撒一大把啊