请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
4 |, U" F* x- q, Y" I; ]8 E每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
$ u$ N* l* ^" L* X0 I5 A我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。
- W5 ~2 @6 X5 ]" o7 F
5 @: I4 y! J+ k0 Q4 A; ^0 I9 F後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。

超級狗

啊哈～
3 r9 q6 E# S2 P* [; _/ R' E: o# k0 @
ECL 2-Input Differential XOR/NXOR Gate MC10EP08-D
$ z; @" U9 s# X2 E% m- Z6 `
不過你的訊號源要怎麼搞成這樣咧～？？？
4 ~" \( L; d$ k- v! g
' D* b. H9 t& [5 E2 T1 S. L
" o9 d2 E  p  i4 A; J" p! ~
: H; |& _& f5 S

超級狗

開卷有益
6 U6 M0 i4 v# c. }( K$ r2 I4 \

超級狗

ECL Logic Gate 有 Single-End 的啦！

cloudy19880824

超級狗 发表于 2017-6-21 23:02
ECL Logic Gate 有 Single-End 的啦！

太感谢版主的支持了！我把板上留个选项试一下

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
( Q: ]2 J: {5 R1 d楼主可以考虑考虑告诉运放，通过高速运放反向

% z4 X; G+ Z6 L9 _嗯，是个办法，谢啦
& ~8 _1 o2 w9 x, ~7 k! R. ?

duzz

狗版主的狗粮，一撒一大把啊