请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
; F( Q- t/ `; j7 }  _$ w每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
: z0 \& i3 m0 v+ F5 v我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。

後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
9 q/ D4 t0 q- M3 K2 m
2 ?1 l, {2 t" A8 c1 x

超級狗

啊哈～
8 _5 c1 E5 S' z$ ?/ ~$ R" N  u
ECL 2-Input Differential XOR/NXOR Gate MC10EP08-D

不過你的訊號源要怎麼搞成這樣咧～？？？
5 P  L8 \: L1 u5 G

' I8 n; V" C' C' i0 X6 ?
) z! i, S2 D' v2 z2 d# i! }, U, U

超級狗

開卷有益

超級狗

ECL Logic Gate 有 Single-End 的啦！
3 d" ~& S  V! h! Y* P

cloudy19880824

超級狗 发表于 2017-6-21 23:02
& V4 W! z+ j8 ~& bECL Logic Gate 有 Single-End 的啦！

) Y$ }; M% O" j& T1 o太感谢版主的支持了！我把板上留个选项试一下
3 H0 O4 q; E. c( z% G/ y

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
楼主可以考虑考虑告诉运放，通过高速运放反向

嗯，是个办法，谢啦
8 |0 y' G2 C5 H' D! y3 p8 ?; V( _

duzz

狗版主的狗粮，一撒一大把啊