请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
2 C' {( ]) ^6 r5 q每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。

後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
/ d2 V$ F2 J4 D  V9 i
6 T9 l& p' o" \5 }& c, S) m
+ h$ s  U* `2 S& A6 K; }: Q8 o# g. {

超級狗

啊哈～
1 E+ \0 S6 a: _/ s3 E1 L
; {/ m. T  c6 G* a) VECL 2-Input Differential XOR/NXOR Gate MC10EP08-D
$ Z$ R" T- p4 U; Z* w
+ v4 g8 T* e$ ~3 Z5 \9 J1 Z* M不過你的訊號源要怎麼搞成這樣咧～？？？
1 y* D3 f. N, R8 \9 q! Q% Q* C

3 H) n. @, |0 j1 T
. I( _8 B- B! m( s; a1 P3 Q7 X" @6 m

超級狗

開卷有益

超級狗

ECL Logic Gate 有 Single-End 的啦！
. k; t# D, N( u, V1 ^/ u

cloudy19880824

超級狗 发表于 2017-6-21 23:02
ECL Logic Gate 有 Single-End 的啦！

太感谢版主的支持了！我把板上留个选项试一下

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
楼主可以考虑考虑告诉运放，通过高速运放反向

嗯，是个办法，谢啦
+ k0 }+ @8 ?+ g# L& |1 v

duzz

狗版主的狗粮，一撒一大把啊