请教大家一个关于Protel 设计规则的问题

huabuaa

我画完原理图后，生成网络表，在PCB中导入网络表布局的时候发现这样的问题：两个器件分别放在底层和顶层，但是要重叠放，这样为什么显示绿色的呢？并且进行DRC检查是出现这样的错误：
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
: R8 R/ l; L$ o; U" m- H     Subnet : JP3-8   
     Subnet : U1-2     
7 p1 r% A; G( H8 H# v3 a, y& M   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%
7 [( {4 V1 Q' K1 g2 ^     Subnet : JP3-7   
6 H2 p9 D; X- }2 _  \. j; u; ?     Subnet : U1-1     
% q% d8 I& m$ j' [& S7 W   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP2-10   
8 o$ X  B8 {( Q' W/ Q" Z9 f+ l     Subnet : U1-35   
   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%
  N! Z; o7 i! i, F$ ?0 H+ m     Subnet : JP2-8   
     Subnet : U1-36   
   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%
4 M9 `3 [* a( y- v6 k     Subnet : JP2-6   
# J" ], j$ j+ B     Subnet : U1-37   
: @( A9 S6 K8 ~; D   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%
% ^! ]% n2 q0 {! a     Subnet : JP2-4   
     Subnet : U1-38   
5 V( r2 S8 L1 R2 q   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP2-2   
* z5 v/ E, F$ x4 E# K     Subnet : U1-39   
7 x$ Z( Y4 m- t( t- Q/ o   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%
$ R' b6 D; f( [& s) B& L/ h7 j3 o; H     Subnet : U1-18   
     Subnet : Y1-2  
7 o8 S2 Y+ r5 D6 x/ D8 O4 U0 U$ G* `请问这是什么原因啊？需要进行什么设置？谢谢！
图片在附图中：
' H. a: ~2 B' ^) z% Q) ]6 pY1,SW5,SW6,U1在底层，u1在底层，这样画为什么会出现绿色呢？请不吝赐教，谢谢！

yihafewu

问题1：你的某网络被分成了两部分（好奇怪哦，怎么都是两部分）
       也即，该网络有个引脚没被连上！
问题2：你的元件怎么能重叠放呢！有安全间距的呀！！

lhhuan

Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
    Subnet : JP3-8   
    Subnet : U1-2     
诸如之类的错误是因为还没有布线

在design rules设置中找到component clearance 去掉对号，即在规则检查时不对它进行检查即可在顶底层同一位置放置元件

yihafewu

原帖由 lhhuan 于 2008-12-1 10:21 发表
4 |. N1 g4 m* o# ^6 j0 ]0 F6 lViolation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
    Subnet : JP3-8   
    Subnet : U1-2     
诸如之类的错误是因为还没有布线

& G$ }  B, x  x& n在design rules设置中找到component clearance 去 ...

# i) ^0 N5 C1 f$ P' W! Z% J, T$ w3 M你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：
如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？

zgq800712

Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q
  这个意思是P1.0网络 被分割成2个子网络，（表达能力有限） ，就是P1.0网络上有2个节点没有布线，即2个焊盘过孔没有连上； 布线率0.00% 即根本没有布线；
* U9 o9 {  G$ S  R; L  }) s! `
下面是 AD7的 未布线检查
! g7 c$ D0 V3 W4 m  _
Un-Routed Net Constraint: Net SCL
/ e6 p" j7 ?0 t/ x! c; W( Cis broken into 2 sub-nets. Routed To 50.00%
3 S* J; E# {- ]+ o  Z) ^Subnet : R5-1
Subnet : IC2-6 IC3-25

# M6 c8 {5 X1 d4 J% k


9 w$ T5 x( H. ~1 e# k去掉   component clearance    就是去掉元件间距检查；比如要在你的单片机下放元件可以去掉，但是有高度限制，比如你在单片机下放个继电器，继电器很高，你单片机还能焊上去吗？除非你的芯片插座比继电器还高
- A$ E5 X) j7 R: N# k3 {, N0 ?
( ~) C# B' a/ t. Y6 T& D[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]

neo_guan

你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：
如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？
yihafewu 发表于 2008-12-1 10:35

我同意，上图中都是直插式元件，不是smd元件，不能重叠放。

RYAN505

再補充一下：
問題1：
Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D
/ n: }' `  z8 ]6 D8 p* j& p* J     Subnet : JP2-10   
* f: T0 O4 ?# R& i0 l( K1 l2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35   
含義就是該網絡有兩個PIN腳未連接上
問題2：
: b0 `5 {5 G' j- q2 P2 |( I. q- `為什麽貼片元件沒有這種問題呢？反而是直插方式出現安全間距問題呢，主要是因為，BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了，而這剛好違背RULES的，所以不是不可以放，只是我們的軟體是人為地設置的，它也就很忠誠地維護的職責罷了，^_^！

jimmy

可以重叠放。
8 i" U3 b. V- e0 C" O# B3 x
U1是用了IC座，上面的IC可以插下来。
: |& h! _& O, }3 o* U) c
估计LZ是因为想省下成本。有创意。

zhenglu2030

应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里，把检查设为多层，不要QUICK就OK了