找回密码
 注册
4月份电巢直播计划
查看: 1527|回复: 15

DDR3的这些NC的到底要不要?

[复制链接]

该用户从未签到

发表于 2017-3-26 23:02 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.png 2.png
4 J/ L- n7 z0 O# N0 d6 A+ W如图,参考的资料里面J1,J9,L1,L9,M7有两种不同的接法,问下这两种有什么区别?
$ X2 T1 g- p6 ^0 S" Y8 }, N

该用户从未签到

发表于 2017-3-27 08:51 | 显示全部楼层
兼容画法而已。你注意一下原理图中的DDR3容量就知道了。
& l) f& N* s8 A; _* Q9 @比如说128x16bit用不到那些NC脚,但是256X16bit就能用到了

点评

您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需要接这几个脚,2Gb(128MX16)和4Gb(256MX16)的可以NC不接。8Gb(512MX16)的毕竟相比多了ODT 、片选 、ZQ 和  详情 回复 发表于 2017-3-27 10:11

该用户从未签到

发表于 2017-3-27 08:52 | 显示全部楼层
如果没看错是美光的颗粒,资料写的很清楚,不连,你说的第二种接法我也想学习一下看看到底是用来干啥的。
nc.jpg

该用户从未签到

发表于 2017-3-27 09:48 | 显示全部楼层
  • ODT1CS1N 是為了雙顆粒封裝DDP︰Dual Die Package)預留的。
  • A15 是為了加大容量預留的(多了一根地址線容量變大)。
  • CKE0 是為了不同封裝管腳定義預留的,因為 Pin K9 也是 CKE0,推測是某種封裝的 CKE0 會在 J9。
    # N0 T( u+ q) a- N; S7 _
! \6 Y0 L1 Q/ b7 U" F* @
4 D4 o1 X% a  A: f# [& v

$ y/ i3 @* E/ j9 @5 @0 W5 ?- v

点评

谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧  详情 回复 发表于 2017-3-27 10:16

该用户从未签到

发表于 2017-3-27 09:51 | 显示全部楼层
路过,顺便看下。

点评

支持!: 5.0
支持!: 5
當心被流彈波及,有時候看熱鬧也會出事!^_^  发表于 2017-3-27 09:57

该用户从未签到

 楼主| 发表于 2017-3-27 10:11 | 显示全部楼层
myiccdream 发表于 2017-3-27 08:51* }( G8 E. F, g) J
兼容画法而已。你注意一下原理图中的DDR3容量就知道了。
% }( x$ R# M6 a# g) X4 |5 e比如说128x16bit用不到那些NC脚,但是256X16bit就 ...
; T' k6 h1 u  O  K. w+ Y  S
您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需要接这几个脚,2Gb(128MX16)和4Gb(256MX16)的可以NC不接。8Gb(512MX16)的毕竟相比多了ODT 、片选 、ZQ 和高低位之分& O3 O2 [0 B5 b2 t7 N2 K/ j
8 R" W7 E2 g, ~! e( o' x+ z
Datasheet_K4B2G1646F-BYMA [2G_F_DDR3_1 35V_x16 only_Samsung_Spec_Rev0 5 Oct15].pdf (696.2 KB, 下载次数: 10)

点评

一般是兼容设计预留用  详情 回复 发表于 2017-4-1 09:24

该用户从未签到

 楼主| 发表于 2017-3-27 10:16 | 显示全部楼层
超級狗 发表于 2017-3-27 09:48
  • ODT1 和 CS1N 是為了雙顆粒封裝(DDP︰Dual Die Package)預留的。
  • A15 是為了加大容量預留的(多 ...
  •   o, e3 b! E) i% [
    谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧
    1 B. Q$ N: p" @

    点评

    多數半導體在初期,大容量顆粒的良率都較不好。有些應用需要大容量,並且要求空間小,雙顆粒封裝(DDP︰Dual Die Package)的做法就會出現。過些時日技術成熟了,單顆粒封裝(SDP︰ Single Die Package)就會取而代  详情 回复 发表于 2017-3-27 13:27

    该用户从未签到

    发表于 2017-3-27 13:24 | 显示全部楼层
    一般是兼容设计预留用

    该用户从未签到

    发表于 2017-3-27 13:27 | 显示全部楼层
    Aubrey 发表于 2017-3-27 10:16
    8 g: }- W. D2 h; w& {谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧

    , @: f6 |& X$ Q( j  }多數半導體在初期,大容量顆粒的良率都較不好。有些應用需要大容量,並且要求空間小,雙顆粒封裝DDPDual Die Package)的做法就會出現。過些時日技術成熟了,單顆粒封裝SDP Single Die Package)就會取而代之。
    , R4 _  L- a/ {* l) y  B; q. [* E3 Q2 [! K/ u, B2 J0 i
    兩個 4Gb 的顆粒,等於一個 8Gb 顆粒,算法上是沒錯,但要注意封裝的方式。
    8 u/ X3 Q/ P! Q2 n; F
    / H/ J' P8 {/ C9 j* ?
    • 有的是用 CS0 和 CS1 讓你容量增加。(Data Bus 並接)
    • 有的則是共用同一個 CS,讓 Data Bus 增寬一倍。(CS 並接,例如 16 bit -> 32 bit); e! e7 W  w$ p" }' R% S

    4 U( f+ i) d4 l* e7 C# G- R0 {: J8 ?  I# n

    该用户从未签到

    发表于 2017-3-27 17:16 | 显示全部楼层
    版主研究的好细致,学习了。

    该用户从未签到

    发表于 2017-4-1 09:24 | 显示全部楼层
    Aubrey 发表于 2017-3-27 10:11
    # @) }1 O: e' Z7 N5 ]. z1 ~您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需 ...
    8 W% r1 g# m+ z# {" [# u' E
    一般是兼容设计预留用7 _* X3 S+ [& a9 `. A' a8 B; a& B

    该用户从未签到

    发表于 2019-11-14 17:57 | 显示全部楼层
    不错的解答,最近设计的3128也遇到这问题
  • TA的每日心情
    开心
    2021-4-13 15:00
  • 签到天数: 492 天

    [LV.9]以坛为家II

    发表于 2019-11-15 13:09 | 显示全部楼层
    一般是兼容设计预留用

    该用户从未签到

    发表于 2019-11-15 17:48 | 显示全部楼层
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

    GMT+8, 2021-4-14 13:38 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

    快速回复 返回顶部 返回列表