找回密码
 注册
关于网站域名变更的通知
查看: 2373|回复: 15
打印 上一主题 下一主题

DDR3的这些NC的到底要不要?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-3-26 23:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1 t% G4 @) N& z9 S9 N
如图,参考的资料里面J1,J9,L1,L9,M7有两种不同的接法,问下这两种有什么区别?
' M% k5 D  i' t' b5 c3 D( Q

该用户从未签到

2#
发表于 2017-3-27 08:51 | 只看该作者
兼容画法而已。你注意一下原理图中的DDR3容量就知道了。
  [& }# B& d& g* r  d' T比如说128x16bit用不到那些NC脚,但是256X16bit就能用到了

点评

您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需要接这几个脚,2Gb(128MX16)和4Gb(256MX16)的可以NC不接。8Gb(512MX16)的毕竟相比多了ODT 、片选 、ZQ 和  详情 回复 发表于 2017-3-27 10:11

该用户从未签到

3#
发表于 2017-3-27 08:52 | 只看该作者
如果没看错是美光的颗粒,资料写的很清楚,不连,你说的第二种接法我也想学习一下看看到底是用来干啥的。

nc.jpg (23.7 KB, 下载次数: 2)

nc.jpg

该用户从未签到

4#
发表于 2017-3-27 09:48 | 只看该作者
  • ODT1CS1N 是為了雙顆粒封裝DDP︰Dual Die Package)預留的。
  • A15 是為了加大容量預留的(多了一根地址線容量變大)。
  • CKE0 是為了不同封裝管腳定義預留的,因為 Pin K9 也是 CKE0,推測是某種封裝的 CKE0 會在 J9。
    , M' C1 O$ Q' L! X- C* h  r( {

' c1 C" x: ~# {1 i3 Y# V! V8 ^
; x; P6 X! w( }# p
% D( W# G  ?3 Z( z% k) ^

点评

谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧  详情 回复 发表于 2017-3-27 10:16

该用户从未签到

5#
发表于 2017-3-27 09:51 | 只看该作者
路过,顺便看下。

点评

支持!: 5.0
支持!: 5
當心被流彈波及,有時候看熱鬧也會出事!^_^  发表于 2017-3-27 09:57

该用户从未签到

6#
 楼主| 发表于 2017-3-27 10:11 | 只看该作者
myiccdream 发表于 2017-3-27 08:51' Z% M  A7 T% b, P
兼容画法而已。你注意一下原理图中的DDR3容量就知道了。! q' K8 K! {: x- J
比如说128x16bit用不到那些NC脚,但是256X16bit就 ...
* H: L" ?6 k4 ~5 U- p! a
您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需要接这几个脚,2Gb(128MX16)和4Gb(256MX16)的可以NC不接。8Gb(512MX16)的毕竟相比多了ODT 、片选 、ZQ 和高低位之分; _$ R: I' t" `: B: ~

2 {" }( T9 N. f1 f% B" n3 p Datasheet_K4B2G1646F-BYMA [2G_F_DDR3_1 35V_x16 only_Samsung_Spec_Rev0 5 Oct15].pdf (696.2 KB, 下载次数: 10) Datasheet_K4B4G1646Q-HYK0 [1.35V_x16 only_4G_Q_DD.pdf (1.41 MB, 下载次数: 3) Datasheet_K4B8G1646D-MYK0 [8G_D_1.35V_DDP_x16_DDR3_Samsung_Spec_Rev0.0_Sep.15].pdf (928.14 KB, 下载次数: 3) ) ~+ F, [3 X# M
0 W. D- E' i, p3 S4 P+ R: n7 a, y

4 n- [$ y: b% {1 H; a1 a# m1 H3 G& P
  ]5 k7 Q% R9 c8 \  t  L

点评

一般是兼容设计预留用  详情 回复 发表于 2017-4-1 09:24

该用户从未签到

7#
 楼主| 发表于 2017-3-27 10:16 | 只看该作者
超級狗 发表于 2017-3-27 09:48
  • ODT1 和 CS1N 是為了雙顆粒封裝(DDP︰Dual Die Package)預留的。
  • A15 是為了加大容量預留的(多 ...

  • 2 \  |, @/ y: @谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧
    * k$ ], k, K2 b1 j8 F$ i( x: }- S

    点评

    多數半導體在初期,大容量顆粒的良率都較不好。有些應用需要大容量,並且要求空間小,雙顆粒封裝(DDP︰Dual Die Package)的做法就會出現。過些時日技術成熟了,單顆粒封裝(SDP︰ Single Die Package)就會取而代  详情 回复 发表于 2017-3-27 13:27

    该用户从未签到

    8#
    发表于 2017-3-27 13:24 | 只看该作者
    一般是兼容设计预留用

    该用户从未签到

    9#
    发表于 2017-3-27 13:27 | 只看该作者
    Aubrey 发表于 2017-3-27 10:165 e+ K) h1 p+ L. W7 r- N& \
    谢谢版主 ,8Gb可以理解为是2颗4Gb的DDR3组成的是吧
    + G2 q4 E9 P+ L, f- c7 B6 `) y
    多數半導體在初期,大容量顆粒的良率都較不好。有些應用需要大容量,並且要求空間小,雙顆粒封裝DDPDual Die Package)的做法就會出現。過些時日技術成熟了,單顆粒封裝SDP Single Die Package)就會取而代之。
    * T( Q0 s: c, ^2 I4 R( U9 {: d3 \
    兩個 4Gb 的顆粒,等於一個 8Gb 顆粒,算法上是沒錯,但要注意封裝的方式。
    9 i7 _& f4 j9 \; f9 r( c- T. a9 P" P: u( b# Y- Z4 O; g
    • 有的是用 CS0 和 CS1 讓你容量增加。(Data Bus 並接)
    • 有的則是共用同一個 CS,讓 Data Bus 增寬一倍。(CS 並接,例如 16 bit -> 32 bit)
      ' j1 h+ P: M; _1 K- w
    * ^+ ^+ h  H. u/ U( x5 D) G

    6 ~2 I5 G, ]6 A2 d4 d

    该用户从未签到

    10#
    发表于 2017-3-27 17:16 | 只看该作者
    版主研究的好细致,学习了。

    该用户从未签到

    11#
    发表于 2017-4-1 09:24 | 只看该作者
    Aubrey 发表于 2017-3-27 10:11, o' y, d7 A. k6 y! f" j: J9 c
    您好 你说的很对是为了兼容8Gb而留,我对比了下三星的2Gb和4Gb跟8Gb规格书,貌似只有8Gb(512MX16)才需 ...

    : j( [, I/ a( K1 @3 F一般是兼容设计预留用
    & Q+ k" j  o; L" C% `9 s0 {) ^

    该用户从未签到

    13#
    发表于 2019-11-14 17:57 | 只看该作者
    不错的解答,最近设计的3128也遇到这问题
  • TA的每日心情
    开心
    2025-5-29 15:00
  • 签到天数: 1990 天

    [LV.Master]伴坛终老

    14#
    发表于 2019-11-15 13:09 | 只看该作者
    一般是兼容设计预留用

    该用户从未签到

    15#
    发表于 2019-11-15 17:48 | 只看该作者
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-5 18:56 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表