找回密码
 注册
关于网站域名变更的通知
查看: 1379|回复: 10
打印 上一主题 下一主题

Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.

[复制链接]
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2017-3-20 22:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 liuyidao 于 2017-3-20 22:12 编辑
      L3 E0 t& Q1 G& Q' b/ d/ P# i/ i7 _; z0 ]7 t, F/ c
    expedition pcb用着时,电脑死机,然后强制关机,再开机,pcb打不开了,原理图可以正常打开; w* x! K* i, k. N
    大家有没有碰到过这个问题
    ; c5 G- \8 w1 z2 X
    * i; p2 v3 Z1 Z9 L' PError: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.# K! s9 J) M- n' s, Q7 q
    Error: Unable to load design (文件路径\工程文件夹名\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "LVIA-0.1/0.25" defined for via layer range 9 - 10# ^5 j, K( ^1 \
    如何解决,谢谢2 g; m; o/ _9 d4 p3 \( p. v# R
    以下方法已经试过,但无效( ], [0 k" m8 t& G$ K2 Q4 N; {
    Look under All programs for the mentor Graphics SDD - System Tool - iCDB Project Backup program.! o9 T  x% z4 G* C1 a; f
    Select the Project file and click OK.
    2 v7 e; i+ W' r8 ~& q. N0 JUnder Project you have Clean Up, Create support package and Repair.
    4 c, }/ f3 Z6 K" J% o * E% f8 H6 I9 H1 y
    You can try to Clean Up or Repair the project.
    # |/ b* A' ~4 _' ^
    ray 该用户已被删除
    推荐
    发表于 2017-3-21 11:06 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    2#
    发表于 2017-3-21 10:37 | 只看该作者
    repair and restore

    该用户从未签到

    4#
    发表于 2017-3-21 15:41 | 只看该作者
    ray版主回答正解!
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    5#
     楼主| 发表于 2017-3-22 07:46 来自手机 | 只看该作者
    ray 发表于 2017-3-21 11:06
    2 e) M* q2 N9 ~3 e, a/ `出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...

    . P2 D  R7 ^9 j3 ^感谢大侠。我复制一个电路工程到新建文件夹,该工程打不开,然后用原工程中的icdb覆盖,可以打开新工程,但是新建pcb时,出现如图提示,对应pcb文件不存在,关掉后没法新建。不知该怎么解决,谢谢。

    IMG_20170322_073940.jpg (21.39 KB, 下载次数: 0)

    IMG_20170322_073940.jpg

    点评

    ray
    出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关键词:KEY PCBDesignPath “XXX” 将“”XXXX “”里面留空,即:“”,修改后如下图所示: [attachimg]  详情 回复 发表于 2017-3-22 15:15
    ray 该用户已被删除
    6#
    发表于 2017-3-22 15:15 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    7#
     楼主| 发表于 2017-3-23 22:28 | 只看该作者
    ray 发表于 2017-3-22 15:15
    ' d! e5 I+ A/ V$ ?  f; q出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关 ...

    - k$ j7 D3 W3 j8 `/ g按照您的方法,问题解决了,非常感谢

    点评

    ray
    别客气。  详情 回复 发表于 2017-3-24 08:42
    ray 该用户已被删除
    8#
    发表于 2017-3-24 08:42 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    9#
    发表于 2017-3-28 10:22 | 只看该作者
    这算比较普遍的现象,特别对于专业做PCB设计的来说,经常由于原理图的叠层数据比较旧,自己都要在另一个工程下先更新网表,然后自己手动更新最新的叠层。

    该用户从未签到

    10#
    发表于 2017-8-17 12:13 | 只看该作者
    ray 发表于 2017-3-21 11:06
    / r6 k. d, Z9 B1 G2 Q1 A$ l出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...
    7 f7 x( u8 w6 s( @( i0 q; @. T0 }* b
    原理图软件是capture的话这种方式好像不太行啊,或者是因为加密的原因导致的?
    7 i9 p) _2 O& d" p7 g& L0 E
    1 m/ t& z4 t  k0 W

    该用户从未签到

    11#
    发表于 2020-11-23 20:23 | 只看该作者
    ray 发表于 2017-3-21 11:06
    . O0 O, {3 I5 r8 m- H6 l**** 作者被禁止或删除 内容自动屏蔽 ****
    3 o9 F; @" y& P5 w8 c0 W* Z9 F3 q
    看看 学习学习) d- z* j- J- O6 D

    4 \) p3 ?- k/ }
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-24 05:00 , Processed in 0.093750 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表