DDR4地址线阻抗问题

仁爱 · 发表于 2016-9-21 14:38

您需要登录才可以下载或查看，没有帐号？注册

x

4片DDR4串连，地址线如何控制阻抗，请大神帮帮忙

bingshuihuo · 发表于 2016-9-21 16:30

你看是不是单端阻抗50欧姆看看规格书

980155498cai · 发表于 2016-9-22 10:41

不是单纯的单端50，从控制器第一片开始地址线两端的单线控制40欧姆，时钟85欧姆，中间控制单线50欧姆，差分100欧姆；等长要求：+/-10mil最佳

仁爱 · 发表于 2016-9-22 16:25

本帖最后由仁爱于 2016-9-22 16:26 编辑

980155498cai 发表于 2016-9-22 10:41
9 Y9 U2 h6 y2 V0 e/ `8 h+ |' u不是单纯的单端50，从控制器第一片开始地址线两端的单线控制40欧姆，时钟85欧姆，中间控制单线50欧姆，差分 ...

为什么第一段和第三段为相同的40，不是第一段为60，第三段为40，或者第一段为40，第三段为60呢，时钟线为什么是85，而差分线是100，地址线中的差分线不就是时钟线吗

980155498cai · 发表于 2016-9-23 11:07

仁爱发表于 2016-9-22 16:252 `% S! ~" B- Q% d& d6 i6 G
为什么第一段和第三段为相同的40，不是第一段为60，第三段为40，或者第一段为40，第三段为60呢，时钟线为 ...

一般情况下，单线是50，差分式100，你明确这个吗？？

lhycmyy_hawk · 发表于 2016-9-25 17:22

是不是和拓扑结构有关吧

kinglangji · 发表于 2016-9-29 17:28

没做过这么高端的路过..
不过单端阻抗相差20ohm,基本参考同一个参考层就没法做了....就像做75ohm一样

sean0108 · 发表于 2016-10-9 14:09

这个要根据实际的芯片资料来吧，像INTEL一般会对每一类信号阻抗有特殊要求，也有一些芯片只要按单端50，差分100控制即可

温雷雷87 · 发表于 2016-10-27 22:15

不同芯片厂家DDR阻抗是不一样的以实际厂家layout guide 为准

asdf193 · 发表于 2021-1-18 11:12

980155498cai 发表于 2016-9-22 10:41- K2 {/ A$ W6 U& G$ ]( k& C- i
不是单纯的单端50，从控制器第一片开始地址线两端的单线控制40欧姆，时钟85欧姆，中间控制单线50欧姆，差分 ...

讲的很对。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1