找回密码
 注册
关于网站域名变更的通知
查看: 697|回复: 6
打印 上一主题 下一主题

PCB Layout Reference疑问

[复制链接]
  • TA的每日心情
    开心
    2022-10-9 15:18
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2016-8-25 17:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    英文原话是这样的:( k/ e9 _/ f) d+ c

    1 n# v4 S( |3 e0 S5 P+ Rnote to keep all signal traces in same trace delay and impedance6 J! E: ~0 b) u2 o; R3 A# y" s! j

    1 t. w) M1 I6 ?8 K( A: ], y这句话得怎么理解?是走线时要保持同样的延时和阻抗?9 x) y' c5 q+ M- e( ^
    “trace delay”指的是什么?7 C6 q, C& x- {! v" N$ O
    6 h1 _: v" J% H/ O0 `( T/ ~
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    3#
    发表于 2016-8-26 08:04 | 只看该作者
    等长、阻抗一致。

    该用户从未签到

    4#
    发表于 2016-8-26 13:21 | 只看该作者
    delay就是延时。意思是,保持一致的走线延时和阻抗。

    该用户从未签到

    7#
    发表于 2016-8-30 14:53 | 只看该作者
    实际体现在PCB上就是线宽一致(即保持阻抗一致),走线长度一致(即等长处理保持时延一致)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-5 11:00 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表