我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式+ G" K1 ?0 f9 d# w, M+ q P4 N
导PCB时提示“Connectitivity server is unable to load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL" 6 ~6 r) D0 B0 b( V! b+ j+ X" P, h3 k1 k4 b
这个是由什么问题导致的？/ n: z+ \7 Y+ _/ j4 d6 _" e! } L
/1 
发表于 2016-8-4 20:08
收藏
淘帖
支持！
反对！