关于ConceptHDL从原理图导PCB时出错问题？请指教

mjl-0708

我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式
. V# a9 `! u; g2 y& N  v导PCB时提示“Connectitivity server is unable to  load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL"
* L( y# w& s0 w8 C
这个是由什么问题导致的？
5 v9 ]$ @) `: S4 p; Q8 x" s& Z

nanaxwx

原理图版本太低了吧

文心雕龙7

楼主，你的问题解决了么？如果解决了，麻烦告知一下方法，谢谢！！！
5 S2 v  U5 K8 u; m  w6 d0 O1 N