我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式6 q z* C8 |* ]. j* S5 c$ e2 {5 c
导PCB时提示“Connectitivity server is unable to load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL" 8 D0 E- r2 W# L! { C9 t* N: T' M a" H8 R4 b
这个是由什么问题导致的？ 1 }* \) h# d2 B
/1 
发表于 2016-8-4 20:08
收藏
淘帖
支持！
反对！