DDR3调不通

980155498cai

DDR3调试不同，主要的原因在哪呢？信号走线都没有任何问题。
1 O8 T* |, U! I! O2 ^) y  S# s& Y

djadfas

1 s- B' ^4 D7 @* n, ]2 ]
都回答的什么玩意？
+ d7 ^: P" {% O& q2 U- P
很明显是DDR配置文件有问题
不要动不动就说电源 阻抗什么的
' a3 M0 q; ?% J5 m4 v. B
/ {) K1 ?3 w3 q; u6 r
我飞漆包线 DDR都能跑起来

xeon

根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
& v* ~3 O6 U8 F5 V! [) I# T1、电源有问题。如供电电压不对，参考电压没供上，电源纹波太大；
7 }$ s; E% x% }$ I2、时钟有问题。时钟如频率不对，波形失真严重；
3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰；
4、芯片焊接问题。

说书人

根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：, H$ M8 u3 I% _2 \ 1、电源有问题。如供电电压不对，参考电压没供上，电源纹波太大； 2、时钟有问题。时钟如频率不对，波形失真严重； 3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰；- ^. Q0 y  [) G$ J5 G 4、芯片焊接问题。

cmgkuku

上图，没有layout,是不知道具体的原因的

980155498cai

xeon 发表于 2016-5-27 11:39
根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
1、电源有问题。如供电电压不对，参考 ...

* V* _; Z$ o; B6 a6 ]$ @2 Z谢谢您给我的建议，我会按照您的方法在试试

980155498cai

xeon 发表于 2016-5-27 11:39
根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
& G1 `$ g% j# C: J1、电源有问题。如供电电压不对，参考 ...

谢谢您给我的建议，我会按照您的方法在试试

980155498cai

等长和走线均无问题，也没有跨分割现象，端接匹配的是50Ω的，不知道是不是应该接36Ω，焊接的话目前没有办法去查看，时钟也处理的很好，电压时1.35V，暂时怀疑是参考电压太远了，还在排查

HOHO

频率多少，降频试过吗？

ljzyhjbfwh

是否可以跑training看一下，看fail在哪个地方。

980155498cai

HOHO 发表于 2016-5-31 15:44
" o! C! V6 i1 s! `+ k; e# ~0 X; J频率多少，降频试过吗？

问题基本找到了，是FPGA的问题

980155498cai

ljzyhjbfwh 发表于 2016-5-31 17:36
是否可以跑training看一下，看fail在哪个地方。

2 A4 h. D; {! m& ~0 ]3 Y问题基本找到了，FPGA的程序有点问题
9 e1 ]- X( O( A8 M+ t& v' |1 ~% n- N

ljzyhjbfwh

是初始化程序不对吗还是setting设置的不对？

liangkai520

你是怎么确认你的DDR有问题

980155498cai

最后确认为FPGA的问题目前正在修改这部分，