verilog编码规范

zhoumi

verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：
/ f, X- B% m( F5 y    1，命名规范；
; T  ^" [2 E, t9 Z0 Z3 c    2，文件头规范；
    3，注释规范；
    4，编码风格；
    5，DFT要求；
4 n; U1 Z/ C* z- p& C    6，仿真要求；
    7，STA要求；
    8，综合要求；
1 a, R7 ]/ g# S& K- c% K    好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。

; [, V( k) S) v
( \: _" P# i- Q) a9 U4 y

superhaima

规范很重要，需要关注

yhg-lee

支持楼主！谢谢分享！

njit_YW

谢谢分享

gaoxings

规范很重要，需要关注