|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 samhuang 于 2016-4-22 16:54 编辑
" ]1 ]5 [( w* V$ X
& r3 z7 o& s2 \; f# c$ z各位老师好:现在在画一块FPGA的板子,有大量IO需要调整,我先从原理图里面调试IO管脚,然后同步到PCB中,但是每次一同步过去PCB中的变动的过管脚的走线就会被删除掉,这种情况要怎么样才能不被删除呢?如下图所示:扇出好的BGA同步在原理图中换了一下管脚后所有相关的布线全没了,真是伤脑筋啊,求解脱的方法。
9 ^& m( p. O, S2 Z% p! w% h
经过几天的煎熬,终于找到一个自认为比较好的方法,供大家参考。如下图所示,我先反BGA所有IO全部扇出,然后用做一个封装将所有的IO与之相连,并且生成新的网络名,然后再把这部分电路放到文件中去与最方便的网络相连,相连的时候选择用原电路中的网络名,网络对接完成后删除用来连接的元件,最后从PCB反向同步到原理图,就算完事了。
, S0 @0 h; K8 D8 J5 N
' f( f1 y, V4 G+ E* T# a$ E! q, ?
9 {" {# E+ @" l" @
% u" @6 b# L- v' b. P |
|