作为一名pcb工程师，对于打样回来之后PCB板第一次上电是否有紧张感？说说那些问题...

Sodonn

作为一名pcb工程师，对于打样回来之后PCB板第一次上电是否有紧张感？说说那些问题是pcb画的不好引起的，畅所欲言！

  f/ `1 C3 k9 a- gLZ之前是专门用allegro做外包pcb设计的，pcb打样之后的情况就不了解了，也就豪无压力了，现在跟在硬件工程师手下，整天提心吊胆的，板子一旦不能烧录，芯片不能工作等等；硬件工程师一句话，pcb画的有问题，感觉很生气，然并没有卵用，事实证明是调试程序有问题，协议不对、器件贴反了。

写这个帖子的目的，是想知道有哪些问题是pcb画的不行引起的，总结一下问题，给自己点信心，可以自信的说，这不是画pcb引起的。

: V) r& m3 z6 N8 L7 o
+ g' U/ M; V0 D8 }3 f) o3 _* ^+ B

Sodonn

usb接口没调试通，硬件工程师老盯着走线说个不停，一说没包地处理；二说，走线没从头到尾间距耦合（坐等长的时候，绕了个小包）三说，不能打孔，应该顶层拉出去直接接到usb座子，说是因为打了过孔，表层和内层阻抗控制不能一致（其实我很想反问一句，没见过6层以上的多层板）就因为是高级硬件工程师，大伙都听他的，后面还割线了，发现不是线的问题。

Sodonn

jyl518 发表于 2016-3-22 11:33
只要没短路，少线，一般不会有问题

9 L% c1 N% q( {3 e0 i  _9 g0 N这个倒是，这是最基本的保证，但是对于一些时序要求较高、比较敏感的情况，当调试没达到速率时，这应该可以肯定是画pcb的问题。例如DDR要求800M，实际只能跑起400M，这肯定就是pcb问题，所以希望大家可以聊聊画pcb会出现哪些问题。

Sodonn

eddiemoon 发表于 2016-3-22 11:21
不是原理图有网表再重新导入进来比对啊，如果网表没问题，你的pcb drc也没什么问题，封装再仔细检查一遍， ...

对于刚焊好的板子，已确定板子原理图无误，封装无误、drc也没有问题，可是当调试不通的时候，就会怀疑布线、布局、时序问题。

Sodonn

各位工程师，可以聊聊自己碰到的pcb问题，学习学习

eddiemoon

不是原理图有网表再重新导入进来比对啊，如果网表没问题，你的pcb drc也没什么问题，封装再仔细检查一遍，应该问题不大，如果很大的板子，还是有人互相检查排除问题比较好！！！

jyl518

只要没短路，少线，一般不会有问题

不要命的荨麻草

所以说这就是纯画PCB的Layout工程师的悲哀，我也是干这行，得心理强大才行

bieahoff

Sodonn 发表于 2016-3-22 11:54
& X2 C6 C7 f& a* p4 H! {' J  uusb接口没调试通，硬件工程师老盯着走线说个不停，一说没包地处理；二说，走线没从头到尾间距耦合（坐等长 ...

证明不是自己的问题就好了，想多了也没用。呵呵
) F6 i! F# C" g: {5 `

5718366

不管什么时候，只要是板子不亮或调试有问题，首先想到的就是要查看pcb

dzkcool

因为看PCB最直观，所以一旦有问题都是先检查PCB。

lxh19861215

有同感！我以前也碰到过类似的事情，但每次最后都不是PCB的问题。只要出gerber前检查仔细，一般都没什么问题的。

Sodonn

bieahoff 发表于 2016-3-22 14:45
0 H  I. u5 V- E0 E+ z3 C证明不是自己的问题就好了，想多了也没用。呵呵

+ |/ J- E. }- D; X2 i; n0 ]这个是没法证明的
/ |4 {1 W9 B6 R! h. g/ a

Sodonn

lxh19861215 发表于 2016-3-22 17:09
# V4 o, e6 r; r; f! @7 @% K) M有同感！我以前也碰到过类似的事情，但每次最后都不是PCB的问题。只要出gerber前检查仔细，一般都没什么问 ...

  @8 M+ n1 r& ^, V( ?) o说的对，所以cam对比我每次都做，就怕出问题。
  c8 K& L# l4 O) m4 N0 \1 @

Sodonn

dzkcool 发表于 2016-3-22 16:56
" ]& _) b( G# b+ t4 m  |! h因为看PCB最直观，所以一旦有问题都是先检查PCB。

% k, P* w1 m8 c* V$ F是这个理。每次出问题，几个人围着电脑这指那指，很郁闷
, @. G. r* _( J7 P( ?( D