|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
& x) p$ A, U6 R! G& K5 D1 @; C# k% \/ n' L
AC耦合电容组装结构的优化 x. m" \9 B" z4 y3 `9 f
在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
9 \: l1 o% U; { G' I4 r$ x, p) v5 T; m
一个典型的通路作为实例来研究这个问题
0 y3 x: `7 j( m3 I
" Q* T, X1 L A" `( O
4 B" h) j& J0 u ~
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
0 ?( H2 v: B' N Y- L
- P9 Y: |6 O+ o" K W& P
" i" H N" a2 ], w g) C, m3 \. ~" p0 C! J+ s# T1 }* l* @9 l
当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
" e3 Q! [1 x$ w/ b( q( l/ M1 }
1 m3 W9 z& c3 L- e X6 M1 F* Q: P' G- {& f% u) g% H+ f4 D3 a9 [ i9 i( ]) g$ N
3 h# j, K0 N3 l6 ^5 J; j/ a! @
将修改前后的电容结构分别做3D电磁场仿真:% A/ S f- q1 F4 [1 \+ W( K
一、回损
9 @4 n( b6 Z! v4 c* V* y1)没有掏空
6 R0 Y# ^# ~6 g: B1 p7 k) K2 Z) k5 t8 @; Y5 S( v" ^4 K$ p: A
. P$ o; ?- N1 @4 b% O5 a* A$ |( }* C' o" M3 [9 x* J$ A
2)掏空9 }9 {+ ?9 E7 X5 p! o# h
# Y, H3 w& W: V4 w& _
% T5 [' d( \4 \
. Z7 Z0 M0 X% C4 `! s
掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。
- w) J6 b) E6 g0 c" P. M( h
5 F$ j" B: f; O4 k二、插损) C Z! p) r2 u4 S4 Q! G
1)没有掏空8 ?4 w& s" S; u% x ]8 V
' T: D, \5 Q0 e. v8 k
: [5 `, {. x% A& ^9 _( a2)掏空
0 M: {( u+ B/ a' @8 h# {
) Y) j3 O. Q s4 V& h
3 B* b6 y& @4 |' `- Z2 v( A& }电容造成阻抗的不连续带给插损的影响很小。! u. F" v G) @; B& d
$ w! T, S4 a, P+ y
三、TDR2 Y; y! x8 F V0 c4 J. |( R
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:
/ E# L% p7 B+ ?1 y1)没有掏空8 @0 ^- Z4 }% A+ L+ ^, H
1 C/ ~+ ^9 i! d. P1 k
S6 |1 C4 C2 L& \: g ?2)掏空
* g* t- r* j1 R
9 O$ m; Q# E# o
: |% ^* M: @! I7 c# R
可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了- F* E, [% u3 [4 L
类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。
+ x. B% a# o! n- E掏空区域的大小要根据软件仿真得到,不能一概而论。$ a% H! z9 \4 B/ s' E0 V' W
8 S' B U2 {6 J, w& X8 X
7 n2 M: W+ u3 P& ?& k
$ X8 y! w1 G( P" O# `9 c0 m& z
: o3 a1 h: Z/ l# p
, s N. H2 j. O) \; |1 m |
评分
-
查看全部评分
|