|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
" D# |4 V: ?2 u/ l) m
/ f, E3 J* ?: A- R' VAC耦合电容组装结构的优化
* z$ Z; C, Z+ B" V) Q& W4 W6 ~( F在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
3 g. B' v9 J3 G( H; W, q
. E D G7 a9 K5 f. S一个典型的通路作为实例来研究这个问题
7 E2 F5 Y; Q7 U l
! a3 h6 ^. Y( X r& X
0 d9 u$ j2 a- G2 `6 Z+ O$ m! u其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
" n! ^: W& @; m0 Y8 ^* {+ p% I( p8 \* r% m) p7 U& E
. a. K! T$ u4 F7 |4 C! G# _# L9 u3 K" S; c X) T
当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
; \( q1 P0 D9 e4 l
4 d# b5 F. ]$ Y: m9 g' `# _! D* l
4 C$ c! O2 P5 v& |0 l: b
# @3 ~. n$ a* _" v
将修改前后的电容结构分别做3D电磁场仿真:
8 I% F) ~9 u z9 L' Y; B一、回损
: p! X7 o. p8 E4 j9 d L5 e. w1)没有掏空
& r; B; @4 i8 {% O9 }; X1 p4 ]6 t. c) O- {0 i% Z: Y6 ~. w. g8 t
' Q& G N$ P6 O' g. J k2 q! L
# Q- M$ w3 X! d1 N. `" q* t2)掏空: l0 v8 f H6 W
/ Q; }3 @& V h# f4 Q% W
% i' H. O. {) H, u2 w
9 {" \" G4 l" T掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。 V% B& B0 X9 u& @
5 ]9 Z% W: i3 K8 g5 ~* k/ X# t二、插损
, N9 T' C; C z# V- t1)没有掏空% i0 |# p/ [( ?# z) ~9 Y
) j5 }" H! S' a$ J8 d+ m
6 O' k+ i+ b2 [. [* E2)掏空
" ?% w5 b* d) z' G: V" D
$ b$ `) [' u$ G( T# P4 j6 \1 b& L6 X
1 C$ s1 P; I' I8 l9 N; U" l电容造成阻抗的不连续带给插损的影响很小。- y/ ^: Z# L6 d) p$ P/ B$ @
* ^8 o3 l7 H) s" c7 w4 y9 c
三、TDR- f# l5 B$ G1 s2 h7 x' G
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:- U+ W/ A* n( U+ E4 ^
1)没有掏空
4 ~; l) g: @/ c
, K# D) ]4 h, @& C
& T1 y. X% _! c3 m
2)掏空
4 c" S6 m1 s' _: s) B1 A
6 ]" x3 L: X Y2 |3 k& g# H9 Y
. N$ `+ n/ P6 @6 V( w: l可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了" @) {( Q1 ?) {2 N
类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。
- L% @0 \4 c. S3 @5 P掏空区域的大小要根据软件仿真得到,不能一概而论。: J$ N, T' k1 z. B" i `( u
$ S, v5 E$ v2 Q5 M$ b
6 b: M- U% }% u9 A: S; g9 z. `% f1 }( [$ o' h$ j
/ L" I1 a( G5 r- t
7 l: R( k' H2 ] M: X2 f |
评分
-
查看全部评分
|