找回密码
 注册
关于网站域名变更的通知
查看: 625|回复: 7
打印 上一主题 下一主题

时钟线布线

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-2-27 20:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在ADC布线板中,其中一组时钟线500MHz,ADC输出为16根125M数据,当两者走线不得不交叉时,是选择高速时钟线500M信号过孔了,还是选择相对低速的16根数据线125M信号过孔?望指教...
2 n! L3 c& k1 s" ?

该用户从未签到

2#
发表于 2016-2-29 08:58 | 只看该作者
一般这种ADC芯片引脚都已经很顺了,连接ADC并行线的MCU/FPGA/DSP建议通过改软件方式配置

该用户从未签到

3#
发表于 2016-2-29 09:34 | 只看该作者
一般情况是高速优先,低速后布

该用户从未签到

4#
发表于 2016-3-1 22:01 | 只看该作者
必须是125M的信号线过孔啊,一来时钟的频率更高,二来从抖动方面考虑时钟对信号质量要求更高。

该用户从未签到

5#
发表于 2016-3-2 17:21 | 只看该作者
时钟不过孔把,当人尽量都不过孔
  • TA的每日心情
    开心
    2021-5-28 15:12
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    6#
    发表于 2016-3-2 22:49 | 只看该作者
    一般能不过孔最好,优先速率高的时钟线布线,之后才考虑低速时钟,另外时钟线过孔的话会带来严重的辐射问题。

    该用户从未签到

    7#
    发表于 2016-3-8 09:32 | 只看该作者
    高速线一般先走尽量不要换层,低速线后走
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-18 22:20 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表