找回密码
 注册
关于网站域名变更的通知
查看: 1361|回复: 4
打印 上一主题 下一主题

[仿真讨论] package model的那些事儿(三)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-2-25 16:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 alexwang 于 2018-7-3 11:10 编辑 ( F" b' k) I/ o& P: W9 {
) Y) z( @' d5 u- T1 _+ k
package model的那些事儿(三)
' P) a! d1 j1 O
. ]5 t/ M* M" [1 x5 u
本文大纲
1. [package] [pin] [package model]的爱恨情仇
2. [package model]的自述
3. 用hspice调用package参数的区别
' t% l; a6 y. N5 n3 o2 }; g

+ x9 h' S0 U% p/ g; y) S
: ]! V  P5 Z+ i3 t/ m9 B& X/ L' {$ O
3用hspice调用package参数的区别
上面啰嗦了一大堆关于[package model],[package]和[pin]的相关知识,底下咱们就得学以致用了。对于用来说当然是仿真软件如何调用了,首先我们先来看下[package]和[pin]字段参数调用,因为[package]和[pin]字段参数都为一阶的RLC参数,所以放在一起说。
4 P6 O) o5 A& n
    其实在hspice里对这种管脚对应好的RLC电路描述相信大家看到的比较多了,一般先用B-element来调用需要仿真的那个管脚对应的buffer,然后再用节点描述RLC电路
# {$ f$ Q, b) O, A
图18
+ @, u7 ^3 R3 @
    或者将RLC电路定义成一个子电路来调用
" {# b" _% U8 a1 m: V$ B9 y
图19

8 m. x/ _6 _( [& W. k  p, c
    但是我们遇到了[package model]怎么办,[package model]里不仅有管脚的自容自感信息,也有互容互感信息,要是还用上一种方法显然不太管用,要是能有一个方法,让软件在仿真中自动去取PIN脚的封装信息就好了,既可以不用自己去写语句描述,也不用担心粗心出错,一举两得啊,到底有没有这样的方法呢,答案是肯定的,有!!!
9 |3 \7 z- p, m) }; E3 q& x
    可能对hspice比较熟悉的童鞋已经猜到了,这个方法就是.IBIS Component Command,我们先看下这个语法的组成结构吧

  }9 c1 V) g7 [! J  p
图20

$ S! X5 F) \8 j) Y/ m* d- F" J3 {
   第一行的'ibis_name'指的是这个示例的名字,简单的说就是起个名字吧,没什么好说的。
" `7 B, B/ V) W+ }; L' }
   第二行的file指的是指定一个.ibs文件,这个也没啥说的
* V6 g+ J! N; S/ i# V
   第三行的component指的是.ibs文件中你要仿真的器件名称,因为.ibs文件里可能包含好几个器件,需要你手动选择下。
   第四行的mod_sel和上面意思类似,因为一个管脚可能对应不同的buffer模型,你需要指定一个你想用的模型。

6 B0 e7 T! k0 Z' {
   第五行的package我们需要着重说下,这个地方是重点,先来张截图

6 N* e8 x8 I2 X! ?; `) _
图21
% |3 W2 }  k, F# H: P  w
    截图是hspice的文档对这里package的说明,意思是这里的package有4个值可选,0指的是不调用任何package参数,1指的是用[package]字段里的RLC参数,2指的是用[pin]字段里的RLC参数。3的话是最有意思了,我们分个小段开看下
; F) Z9 G3 C- h' K* O* d# g
   3的后面有个(default)字样,因为package这项是可选项,你要是不对它进行定义的话,那么package的值就为3,那3究竟是说明什么意思呢:上面说了,要是[Package Model]被定义了的话,那么3指的是用[Package Model]字段里的RLC参数,要是[Package Model]没有定义,那么3指的就是[pin]字段里的RLC参数。要是[pin]里也没有RLC参数的话,那么3指的就是[package]字段里的RLC参数。

- h8 }: \) F# I7 E' v9 ?
   这里我们也可以印证第一节得出来的结果,那就是这三个字段的调用优先级为[package model]>[pin]>[package]。
. z' Z0 _) c! f! c$ X. U+ @2 @3 a
   第六行的typ其实就是对应了.ibs里的typ max min三组数,不再多说。
6 q( a2 a- Q9 j
   我们大致的把.IBIS Component Command的结构描述了一遍,看到这里有的童鞋可能会迷糊了,你这个.IBIS仅仅调用的是一个整的器件信息,没有涉及到单个管脚的内容,我到底怎么样才能对单个管脚进行操作,或者说软件是怎样把单个管脚和它对应的package参数联系起来的。这个大家先不要着急,咱们来看一个示例
1 s9 f. p8 b0 U1 |$ t
图22
* v3 T- d: L/ m- q
    看了这个示例大家可能就有点明白了,我上面的红框圈起来的就是器件的实际管脚编号。其实只要我们知道了单个管脚buffer的节点就可以对单个管脚进行操作了,用.IBIS调用的buffer节点和B-element是几乎一样的,但是有点微小的差别,那就是节点是由ibisname_PIN_nd组成,假设我要对ibis_name为'pcomp'的第U1管脚的“使能”节点进行操作,那这个节点名称就为pcomp_U1_en,其他节点都类似,给大家截图节点说明图

% }2 [. r6 x8 ^/ ?
图23   

5 A( z4 `9 p5 q9 K
    其实常用的节点是ibis_name_PIN_i,ibis_name_PIN_o,ibis_name_PIN_en,ibis_name_PIN(pin脚的最终输出或者输入),要是还有哪个童鞋仍然看不懂的话,就需要恶补下buffer节点知识了。
9 W4 z; M. l8 u# ~! a
   OK,理论的说完了,咱们应该亲自实践下看这个方法好不好使,实践出真知嘛,底下我们来进行一个示例来验证下这种方法是否能够正常调用[package model],由于带[package model]的.ibs模型不是很好找,附件会为大家奉献一个。
   首先编写网表
  
图24
# A! r, ?- P& T) n) u8 x' n
    为了避免[package]的RLC参数对调用[package model]的RLC参数时有影响,我们把.ibs文件中[package]的RLC参数都改为0或者NA
! y' T; p' ~3 J* o# }8 J* q, s
图25
, O. g% |7 h/ _
    然后为了和网表中package=0时的结果对比更明显些,我们将电容矩阵中的U1管脚自容数据从4.755e-13改成4.755e-12
9 w6 P. e* I0 B+ b5 r3 e+ g2 b( R
图26
, v4 w+ X3 b5 A: z1 [
     OK,一切就绪,开始跑仿真。。。
8 R+ ?1 c' x$ H$ }& Z" D
   大家是不是仿真的时候很长,呵呵,确实是,跑出来的结果我们就可以看出来为什么要跑这么久
7 [1 q# y; U- w1 y# T& H/ g" F
图27
1 h# v) f6 ?7 w, t8 I
     图上可以看到软件把那些没有用到的管脚都跑了一遍,一共有105个脚,工作量当然大了,这里我没也发现啥好方法能有优化的,只能手动改.ibs文件了。所以电脑不太好的朋友就得注意了,很可能会跑卡住的。
1 S; N8 p5 ~! B$ z2 T  t. N
       接下来在对比下package=3和package=0的波形

0 l( V, Y& `5 [4 Y# `% @' |) U
图28

( p" I5 U8 C/ z2 i
    图上面是package=3也就是调用[package model]的RLC参数的波形,下图是不调用任何波形,能够明显看出来[package model]的RLC参数确实在仿真结果中起到了作用,说明我们的调用方法是可行的。

, |. _# K0 B% j2 A+ `( Y) \

. J9 B7 @1 b) W- O* Y3 n
4 _% t2 v/ p# {: W) f2 h

评分

参与人数 1威望 +10 收起 理由
shark4685 + 10

查看全部评分

该用户从未签到

4#
发表于 2016-3-7 13:25 | 只看该作者
CPU端的Vswing很小,使得CPU端的数据margin很小或者fail。每个channel接两根DR的UDIMM,DIMM端的drvier strengthen已经是最强(34ohm),有什么方法能使CPU端的Vswing变大,需要找DIMM厂家将DIMM的drvier strengthen再加更强的step吗?或者还有其他方法吗?CPU端的ODT已经调高

该用户从未签到

5#
发表于 2016-3-7 13:25 | 只看该作者
CPU端的Vswing很小,使得CPU端的数据margin很小或者fail。每个channel接两根DR的UDIMM,DIMM端的drvier strengthen已经是最强(34ohm),有什么方法能使CPU端的Vswing变大,需要找DIMM厂家将DIMM的drvier strengthen再加更强的step吗?或者还有其他方法吗?CPU端的ODT已经调高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 04:57 , Processed in 0.140625 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表