板子有问题，请大神们帮我看看这块PCB，跑安卓4.2系统，全志的芯片

564250462

现在我画的这款PCB，开机系统一直跑不起来，全部都死在开机画面，后面在DDR3背面的走线区域用一块屏蔽锡箔纸贴住，系统就能跑起来了，方案公司说是电源纹波引起的，但是具体问题还没有找到，请大神们帮我分析分析，是不是LAYOUT不当引起的，具体要怎么改，小弟拜托了！！！！！！！

ALLEGROPCB

你这个板子。能跑。我觉得已经够神奇了。 DQS 有几组没差分。平面不完整板厂说能做到阻抗也都是瞎扯，不准。 DDR部分平面完全不完整。这样就算阻抗OK 。信号也不完整。过孔拦断一大片。。。。无语。。。  电源画的乱七八糟的。
0 x$ O) A& i* h. x: y  X4 b& `
这个板子如果能满负荷的跑。那真是神奇了。。。 不能跑才是正常。。。

# z) Q3 n( t! `( b2 |  V严格定位来讲。。 完全烂板一个。。。

ALLEGROPCB

564250462 发表于 2016-1-13 17:21
DDR跟CPU连接部分，我是参照方案公司直接复制过来的，没有做任何改动，现在是方案公司那边画的板可以跑，我 ...

你的参考平面根本不完整。 电源处理的也非常烂。  不过全志原厂画的板子，都是烂。。。  这么多做芯片的厂家。就全志的设计最烂。。

leo_qiao

比较看，确实没有发现特别差异。电源部分孔打的杂乱了，根本没法做完整参考。电源层也就罢了，但其他层的电源保护，真的不够好。差分时钟基本没有保护。原厂的板子能跑起来，确实了不起。做下仿真或者测下性能参数，或许能找到点原因吧。

564250462

另外，关于DDR3中的单端阻抗50 OHM，差分阻抗100 OHM，板厂在线宽，线距中没有做调整，说是调整板层压合也能达到阻抗要求

5718366

1.top层的2组dqs为了等长，而没走差分线
* [, e+ a( ^+ q$ P* o7 t2.地址线走的比较乱，有按T型的，也有按菊花链式走线
3.网络SVREF0没走好，且尽量保护下
4.阻抗个人觉得没问题，top层的参考地平面，bottom层的参考ddr电源平面

564250462

DDR跟CPU连接部分，我是参照方案公司直接复制过来的，没有做任何改动，现在是方案公司那边画的板可以跑，我这边画的板跑不起来，非常郁闷！附上方案公司画的PCB

5718366

564250462 发表于 2016-1-13 17:21
' z0 @" ^$ F, [+ l& XDDR跟CPU连接部分，我是参照方案公司直接复制过来的，没有做任何改动，现在是方案公司那边画的板可以跑，我 ...

打不开啊，转个低版本的asc吧
* @. Z) j, x/ A0 f# S% M1 D; }  _# S

564250462

5718366 发表于 2016-1-13 17:32
打不开啊，转个低版本的asc吧

5 C$ X5 S" ?* I% J1 g. j7 _转的是2007版本的

564250462

564250462 发表于 2016-1-13 17:21
DDR跟CPU连接部分，我是参照方案公司直接复制过来的，没有做任何改动，现在是方案公司那边画的板可以跑，我 ...

6 j9 G1 X$ C$ i: u2 Z% _方案公司的PCB是用protel 99se 打开的

liyong199012

我也学习下 参考的资料

564250462

leo_qiao 发表于 2016-1-14 10:52
! i# m: @. O1 O; ~7 {) p! I$ Q5 W比较看，确实没有发现特别差异。电源部分孔打的杂乱了，根本没法做完整参考。电源层也就罢了，但其他层的电 ...

我画的这款，电源走法跟原厂的比较，是好一点还是差一点，要怎么改才能更好呢
2 J" w4 y( m/ m0 j$ B* `6 @2 c1 C

zbt_25

学习中

poseidon609

1、用三星的DDR（很重要）
! r+ z/ g/ t1 Q6 o$ Z& h+ X/ b2 }2、在模板的基础上等长做好点
3、六层板
4 f& a+ l) U: o/ L* W8 {& ^4、DDR的阻抗匹配，软件设置一下
改完DDR的validation测试通过，出货几百K没问题

q444709812

成功的被你拿去1點威望........