power DC请教

royafei

最近在进行power DC的仿真，在仿真是遇到一个问题：仿真的一块PCB，有一组电的阻抗不符合spec。所以必须采取措施降低阻抗，据我所知有这么两个办法 1，加VIA 2，加宽power线  我的问题是这样：我不想在allegro中加入solution后再导入到sigrity中进行仿真，感觉比较麻烦，我想直接在power DC的workspace中编辑spd文件，但是我不知道怎么正确的加宽power和via，希望大家能指导一二~

菩提老树

从你的问题中感觉你还没有太了解电源完整性的概念一样，首先PowerDC主要做的应该是压降之类的仿真，而不是阻抗曲线。如果你想在修改spd也是可以的，在工具栏上就有加via和平面的工具，直接加就可以，但是要记得赋网络名

royafei

菩提老树 发表于 2015-12-24 22:46
3 P2 B$ W# \; c( D1 v! T; D从你的问题中感觉你还没有太了解电源完整性的概念一样，首先PowerDC主要做的应该是压降之类的仿真，而不是 ...

1 L6 c* x+ t6 T- u9 S谢谢版主，power dc仿的是DC阻抗，感觉SIwave在修改铜皮，加via等方面操作比power dc直观许多~ power dc捣鼓了半天，铜皮始终没加上去，周一的时候再试试
6 f* r2 s) k# `' f* c

菩提老树

royafei 发表于 2015-12-26 20:48
$ Y- ?) ?5 u' o$ W7 I谢谢版主，power dc仿的是DC阻抗，感觉SIwave在修改铜皮，加via等方面操作比power dc直观许多~ power dc ...

& ~  J/ }. A4 i! r' X! {那你就果断用SIwave。

jj210327

最近也在学仿真，挺好的

hcguangssxyz

挺好玩的

zxy8517

:victory:

carkey

学习了，了解！

mingzhengzhang

还没开始学，不明觉厉

denny_9

学会一个，其它的很简单

jmx89

moca

太棒了，立刻學到直接加銅皮的方法。THANKS.