|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 longsoncd 于 2015-11-13 16:25 编辑
7 s4 a4 N2 X. d) s: Z+ ~' f& l: F9 ]" B7 l4 z) y6 o9 I7 Y
以前一致想把怎么优化电源这块好好的写一些，也关注过一些前辈写的，
9 M( s0 a) u2 V8 F: o但是一直都没有找到我想要的，我这个人比较直接，写东西习惯文字加实图，下面不妨我们来一起把DCDC电源的硬件设计优化拿出来探讨一下。
' {' B5 j0 u% O3 s$ T! {& Y
# t; a- S0 K2 I3 N8 Q. j4 @( j$ g
/ Z$ N( K& c% E! r! K1 G9 J前言：任何电子类的产品都离不开电源，随之技术的发展，电源芯片的研发和生产工艺越来越好，体积越来越小型化。
8 N5 Y2 M# [& y. N; Y随之应用也越来越广，所以很多项目上，都把DCDC小型化的集成在了一张板卡上了，那么随之问题也就会有所凸显，主要集中在如下几个点：. A: D& N3 |; T
1）怎么拟制DCDC电源噪声：主要指DCDCD 的开关噪声以及由此引起其他板载模组的失效5 o0 V6 i% P2 f6 t% `7 }. [
2）DCDC电源效率与功耗的平衡：主要指通常DCDC能够有80%~90%左右的效率，那么负载的功耗要求成为设计必须关注的要点
( N) [. H% b! V- P3）可生产性问题的凸出怎么改善：主要指焊接不良，导致芯片不工作，或者寿命锐减 ，特殊环境下失效等& i! J& K0 U8 N& n9 y
4）成本cost down和可靠性的选择1 f$ T& W6 k& C
今天我以Linear公司的一款不错的DCDC电源芯片为载体，来说说我对上述问题的解决办法：
: r" ?% K% K6 X' C' m% A凌力尔特的LTC3545EUD-1：, }7 u- a+ { C$ g- H. y
LTC35_datasheet.pdf
(292.5 KB, 下载次数: 42)
2 k: @( ]1 R' o9 B- L1 ^8 }■ Three 800mA Outputs% |( f, ?) z% z
■ High Effi ciency: Up to 95%" A; N3 |. o! D; N, u
■ 2.25V to 5.5V Input Voltage Range: {: {- ^& p( X" W A3 |
■ Low Ripple (<20mVP-P) Burst Mode® Operation; I& H* ]$ D3 v" E; Z" l& n4 _
IQ: 58μA
[. x( u! x$ t f; ^1 p■ 2.25MHz Constant Frequency Operation or# F8 P' ? ^1 M& [0 x3 F7 r0 X3 d
■ Synchronizable to External 1MHz to 3MHz Clock
7 [$ G- \9 k- O# C, O. n■ Power Good Indicators Ease Supply Sequencing, V h0 y- P9 d; G* J, }
■ 0.6V Reference Allows Low Output Voltages3 ]# B$ a, e; ~; w" Z# f
■ Current Mode Operation/Excellent Transient Response! A4 k" s4 u' L5 a
■ Low Profi le 16-Lead 3mm × 3mm QFN Package
+ {& j6 e, c N芯片应用示例：" W# J! V. B p& U0 T
( U% X, y3 o; {) B* ~1 D- l, L& l
1=>原理设计上说：为了得到更好的电源质量和使得电源芯片可靠的工作原则有几个：
9 i7 y/ N5 ]3 [5 Q" f& m3 t( N1）大小电容并行放，一个都不能少，且选择耐压值降额20%使用，ESR值越小越好， ?# s& q( @4 {9 Y9 |6 Y+ U; A
[size=14.44444465637207px]电容关注：容量，耐压，温度范围，元件封装形式与尺寸 [size=14.44444465637207px]纹波电流、纹波电压 ( ^5 S: X2 A6 b4 X Z
[size=14.44444465637207px]漏电流、ESR、散逸因数、阻抗/频率特性 [size=14.44444465637207px]电容寿命 [size=14.44444465637207px]实际需要、性能和成本等综合考量
! y/ x+ h9 a' U; k2）选用电感：[size=14.44444465637207px]应选用铁氧体磁芯电感器，电流要大且降额使用， 工作频率范围考虑电源芯片开关频率，直流电阻要小
( q/ h+ P* S; ^9 X, H[size=14.44444465637207px]电感选型比较讲究，那我们就来讲究一番拉：. p, c/ K$ I5 o6 z' u
[size=14.44444465637207px]考虑的条件是线路工作在合适的频率范围、合适的开关频率减少MOS开关次数，减少mos发热量、避免与同PCB线路同频干扰；选择合适的电感内阻，内阻是电感发热的主要因数，从而提高线路效率；选择合适的电流值，有时体积和成本是制约主要因数，但是还是要大于峰值电流的2倍(通常在65%)，就算在板级空间十分珍贵的情况下也要保证30%预留空间余量，这样可以有效的减小内阻，减小发热量；质量不好、绕制松散电感器件也会有噪声；未屏蔽的电感在金属外壳安装时会发生线路震荡频率改变，从而产生噪声，这时需要将电感屏蔽- N2 c- v: _; `9 _' \
3）选用电阻：一般都用1%精度的，切莫节约成本，尤其是反馈回路上的电阻，且负载通路上的电阻切记考虑功耗，也同样降额20%使用& K1 a& {% {. V/ q$ j: D
4）磁珠的使用：通常应用于电源芯片的源级输入，此举措主要拟制第一电源外引入的干扰5 y. v+ r4 b) n, ]
5）如果是工业用途，建议增加1：在电源输入源和芯片间加瞬态抑制二极管，可串接可恢复限额保险丝等
0 C# H( s8 F: F: o( f, X下面就贴图说明，当然此图还有优化的空间，比如输入级的尖峰电流的抑制，功耗的限制等
5 W7 E9 U0 Q# p4 G5 w4 N) k, z) r5 C
+ q) m# X& A4 n3 ~* Z6 o# K8 g2=>PCB实现设计上说：
! W, _* J" c) W5 ~; L; X7 D3 e# g有以下几个要点需要保证：
I0 k' q* M, M S( T3 G [" Z& w1）封装的正确性，可生产性，参考芯片手册的尺寸：; Z1 r+ D. R" B* g: ]" [2 @' C
5 A) k% ?% D8 U7 S
》建议此封装的16个引脚的外延长度增加0.2~0.5mm；7 w. z7 F0 s f
》建议引脚的宽度按照规格书的0.25+0.05mm
2 J/ c# n. R. K- }8 X# L; h- P》建议芯片中心的Tpad按照1.65-0.05mm
1 ^& y; V7 C4 j! k》引脚中心间距严格执行0.5mm; z' [: S* o5 y# [0 |0 j6 i" P
》其他的没什么可所的外框尺寸一致就可以了. y( r3 o1 c1 z, W- T3 U
封装示意：
! J. z7 i2 n% q2 B" h" [! P' k( J
, i4 {9 t9 }4 w; k6 a4 ^1 t8 W2）重点来了，电源设计得好不好，原理完善了，那就必须在PCB设计上下功夫了
8 }; A/ R: p5 P: f: ?. Y: }A）首先就是布局：
0 J' L" n0 V' K- r. u芯片推荐布局：( j. T( }5 u8 o
3 J0 e+ j, F ^& j3 `$ b
原则是：1）源头和输入严格进出分开，不交叉，不形成回流环
; z/ F( _' L2 F2 C; ^( k 2）最小电流环路原则+ Q* A0 F3 ?8 l. u2 o
3）最短走线，最宽走线，最少过孔，最大地平面原则" `3 P3 I7 A' a- w, x
4）电容放置：电源进芯片端和输出端都是先大电容并小电容再到芯片输入引脚/输出引脚即是“电容大小并”( l. E- ^- b% o% O
5）源头进来磁珠当头
' _8 u* ?, _: \0 J% n) [ 6）电感离芯片引脚最近原则
5 \/ R7 M" C B4 o/ e- A/ [ 7）GND越完整越好，电容到GND最近原则，可考虑在PAD上打过孔到GND/ B0 ~" v3 D1 L
8）芯片特殊要求： E+ y9 X9 M0 R
反馈点从最远端返回；
$ q' r* ]" m9 C3 N+ U" S C1-C5电容最近原则；2 d" }1 u3 a( z8 ?8 G5 k$ S
远离电磁转化元件，防止任何变压器耦合" o0 Q$ T U7 Q+ R# T9 `8 y7 g* h) A& F4 ~
官方layout 应用说明：3 j- i, @) ~1 H. X
1. The power traces consisting of the PGND trace, the SW4 _9 e8 n3 I0 U
trace, the PVIN trace, the VIN and GNDA traces, should
" A3 V, G. X# c' U1 jbe kept short direct and wide.* [& y( ]/ z7 B! k' c H9 Z
2. Does each of the VFBx pins connect directly to the
i0 }" B9 z1 A; ?respective feedback resistors? The resistive dividers1 P9 M) r- `( _# Y8 q1 |
must be connected between the (+) plate of the corresponding output fi lter capacitor (e.g. C2) and GNDA.1 _' ^7 V2 R) V8 m, f1 j4 V
If the circuit being powered is at such a distance from _' Z$ x' s, X3 t; O# R
the part where voltage drops along circuit traces are
$ \/ F7 }. v6 t- v# m* Qlarge, consider a Kelvin connection from the powered
K2 q1 n, O: d* A7 Ncircuit back to the resistive dividers.% B: |! K5 @/ P. r9 n& G5 G2 F
3. Keep C1 and C5 as close to the part as possible., ]* ^( p7 Y( p4 c' d
4. Keep the switching nodes (SWx) away from the sensitive VFBx nodes.
\" o7 C0 v: T. t! i5. Keep the ground connected plates of the input and8 j8 H/ L8 B; U+ {4 _
output capacitors as close as possible.
- h& A/ t( F7 ~/ L) X2 Z; B6. Care should be taken to provide enough space between
6 r3 ^/ o- s p2 k+ I cunshielded inductors in order to minimize any transformer coupling& ~& o$ Y0 l- S. g; E. G+ v
! D5 a" C( I: ]; n% f5 M% M4 b1 @5 ^B)实际布局实例
/ t2 p* v8 l8 Z- e* u
' T# n8 t6 e2 H! ~
, p( @: i9 O4 k: D# P
5 v0 h, y) \8 m0 i" _' ~+ m% |1 T; R: Y& ]- |, }# ~
差不多就这些了，当然上述例子并非最优设计，只是引以行文，大家选择性参考
$ O' x6 z0 U: ~- E$ G" f7 _C)电源芯片引脚及以内区域设置灌铜禁止区，防止短路，Tpad过孔大小均匀，防止焊接不良; }8 H @; ?9 C# A
最终的layout：
7 l" z4 }; ]4 w- j
: l/ V, Q4 B- ~- {% M1 V
# [7 j; I. @) s# T6 _1 C3 h5 ]( q
4 y! N( y9 z( B* h2 L* T" A7 t
0 ?$ M# Q' ^- X8 \8 x% n( k+ K
专注.诚信.分享.合作.发展
$ z1 k7 h7 b7 U' W5 k---------------------------1 Z. |$ b; ]' d
fyi
+ g: {! V2 u8 J1 lbest wishes！/ z9 n6 l' R* o) O% ^/ [
1157323783
1 A- F# r! |- O" ylongsoncd@sina.cn
" j: g2 v; M! Q; ^& _# @" \Longson CD
4 T/ E' U! Y4 w, ^. B---------------------------# B& @. @6 `4 z$ I( V6 C+ A( W
+ n# v: x- b0 c6 {' f: k' [6 O
0 l: ? a$ U" p G2 e |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2015-11-13 16:18
收藏
淘帖
支持！
反对！
楼主