DDR2/3设计疑问

None_feiyu · 发表于 2015-10-13 11:48

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在学习DDR2/3的设计，遇到了些疑问，还希望热心的网友帮忙回答：
1、fly_by拓扑结构中，地址时钟命令等走线需要上拉端接电阻改善信号完整性
疑问是：地址命令等端接电阻上拉到VTT=0.75V，然后时钟CLK通过电阻电容耦合到VCC_1V5？
为什么这两种端接上拉电压会不一样？

2、假设在实际应用中我只有一个DDR2/3，那么意味着是不是可以可以直接点到点的拓扑就好，不需要端接上拉电阻了？

以上。

菩提老树 · 发表于 2015-10-13 12:44

是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要是由于你的总线和芯片设计的原因。

None_feiyu · 发表于 2015-10-13 13:04

菩提老树发表于 2015-10-13 12:44/ ~( ~9 i+ m% m) S2 n
是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要 ...

谢谢菩提老树。也就是可以理解为假设具体设计为ARM+DDR2（单颗），那么对于地址命令等在设计时采用点对点拓扑就好，可以这样吗？如果不可以需要从芯片手册中确认哪些信息才可以这样做呢？

菩提老树 · 发表于 2015-10-13 13:16

可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。

阿斯兰 · 发表于 2015-10-13 13:42

本帖最后由阿斯兰于 2015-10-13 13:43 编辑

这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的
上拉电压不一样，看下端口的定义，会有解释的
单个器件也是需要上拉的

flywinder · 发表于 2015-10-13 14:36

按照参考设计来做不会有问题

None_feiyu · 发表于 2015-10-13 15:16

flywinder 发表于 2015-10-13 14:36( Q1 O% ]" ?. j7 y/ _ A1 z
按照参考设计来做不会有问题

谢谢flywinder。
目前手头上面没有参考设计，如果有，也不会想这么些问题了。

None_feiyu · 发表于 2015-10-13 15:18

阿斯兰发表于 2015-10-13 13:427 F- o' W3 H2 L' i5 s8 v
这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的
D6 S! y" L% n5 _% z9 u上拉电压不一样， ...

谢谢阿斯兰。好的，我去看看有没有类似的I/O端口等效电路，看看是否能够找到合理的解释。谢谢！

None_feiyu · 发表于 2015-10-13 15:19

菩提老树发表于 2015-10-13 13:163 `5 }7 K7 ^/ D9 {- `! u* s0 i
可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。

谢谢。
我觉得还是要学会仿真才行，只有得到量化的数据了就不会担心这个担心那个了。

wangshilei · 发表于 2015-10-13 16:54

我做的有端接电阻的全是在DDR2 上，在DDR3上一般无排组。启用ODT功能

None_feiyu · 发表于 2015-10-14 13:59

wangshilei 发表于 2015-10-13 16:54
: A) r( C: c- I/ J8 w' s我做的有端接电阻的全是在DDR2 上，在DDR3上一般无排组。启用ODT功能

谢谢 wangshilei。
问一下你的DDR2的是采用星型拓扑吗？通常一般是有几个DDR2。

deutgao · 发表于 2015-10-18 23:29

wangshilei 发表于 2015-10-13 16:545 ~* E& a8 ]6 G6 J% n$ B* O9 y
我做的有端接电阻的全是在DDR2 上，在DDR3上一般无排组。启用ODT功能

也就是地址/控制/命令信号会加末端匹配。数据的使用ODT

帐号		自动登录	找回密码
密码			注册

DDR2/3设计疑问

EDA365欢迎您登录！

点评

点评

点评

点评

点评

浏览过的版块

推荐内容 /1