PCB edit 中修改及添加Net的方法

qqtolm

环境：
3 d( c1 W4 F9 u, Z8 s" Z' x        1、cadence 16.6 x86;
8 U7 H1 z  X2 r8 W5 j6 ~8 Q方法步骤：
+ W9 `! Z, m: V# E( v: F! D        1）1.设置。setup/User preferences editor
        将默认的保护开关打开，如下图所示：
7 u, Q" m, C8 y: g( z        
        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
' j3 z1 z% t% U- X9 b      
/ _- h# B: v6 q4 a     在此窗口当中，可以发现可以对net进行产生，重命名，删除；
  V9 ^& `% a! z9 X! Q. f7 T# [* ~
( E' {5 E% g# U2 ^

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
( s3 V7 u/ [$ Y, p* T2 i5 [这样更改完后，原理图会有什么变化吗

2 c& X4 J8 F: @0 Q; \, ^对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。
- o. E/ t3 W0 q% A

qqtolm

我主要用在下面的情况：
$ E# h3 {# q, l5 q8 v 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；
( @% P1 z' j7 s: h
当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

引脚不对应的话，网表怎么导入的？
) v2 F4 ^  n* i/ f

qqtolm

chrysalis 发表于 2015-9-29 09:15
! `8 a  z) Q: g( P8 l" s8 H引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
' c6 r5 k+ d; U; Z' V/ t% m" n增加NC名称，将对应的空引脚写入即可。

( \" d( G- _* ?) p
: X" Q0 z7 T4 }+ A我现在的问题是不知道如何将这个NC引脚接地。

chrysalis

qqtolm 发表于 2015-9-29 10:30
# F6 x& h$ G" l, H方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 10:58
$ |+ \; R  |$ v$ B看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
& T, `* J2 ^% R& o; |NC 属性是可以自己添加的。你可以在帮助中了解一下

' ~" z6 O# F# _" Y) x我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
8 ], g/ R, v. w, \! l添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
& A7 q9 p. e  O" d2 p, N我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
$ `' z5 C) l- [添加了NC的pin和直接连到place no connec ...

/ s5 m6 |0 ~0 J: U: ~不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan

学习了

martin221

学习了。