PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
方法步骤：
- I; S3 @  v6 c5 y        1）1.设置。setup/User preferences editor
, @0 j- p4 V3 ]; |7 J$ |$ K        将默认的保护开关打开，如下图所示：
        
0 }$ l* C) ~2 p/ M        可以通过搜索功能找到“logid_edit_enabled”
+ p) W& U2 B2 L+ u2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
      
     在此窗口当中，可以发现可以对net进行产生，重命名，删除；

3 X0 u5 |4 `( r& O$ I

# f4 U; ~: c5 L6 N3 b

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

/ H5 b4 T& w8 v当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
我主要用在下面的情况：
8 Y! q7 u$ q) |+ m  A 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

5 g2 O& U% i9 S7 |: P+ X引脚不对应的话，网表怎么导入的？

qqtolm

chrysalis 发表于 2015-9-29 09:15
引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。
1 }. B5 s7 S( ^( ~

+ }( T6 c* F6 m2 k4 G6 t( N我现在的问题是不知道如何将这个NC引脚接地。

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 10:58
: ^3 C. a5 }) _7 ~( Z: w0 `! z) F看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

! S5 S) }1 Q, [9 r( ]NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
NC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？
6 v' Z6 c7 B; W0 B. [& h* E9 `

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
' ~2 D; d0 c4 g! X' U添加了NC的pin和直接连到place no connec ...

( E' w; A+ [: g% w- I/ o不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；
4 u4 W9 Z( S, @9 }

FelixPan

学习了

martin221

学习了。