PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
方法步骤：
        1）1.设置。setup/User preferences editor
        将默认的保护开关打开，如下图所示：
. y- \8 W3 j6 b2 K; K: V  }6 n3 }        
        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
) [3 h+ O) \+ N      
2 J- `$ x! r6 u     在此窗口当中，可以发现可以对net进行产生，重命名，删除；

# Q" L  d2 F  i0 Y0 x
7 p/ A' ]' K- d
/ w8 R* d% i3 [+ q

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
: s/ Q0 }$ T" p$ d6 ~/ G这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
  L8 A2 S, [* m7 S在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；
# @8 i' o$ Z% L3 t% q) O# Q; b# f- s
) a% q( X" }6 @# m当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
) p3 F0 n: R1 L# [$ v1 n我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

& M2 Q. C/ e( e7 d9 r5 E2 ?引脚不对应的话，网表怎么导入的？

qqtolm

chrysalis 发表于 2015-9-29 09:15
引脚不对应的话，网表怎么导入的？

- ^( Z% i, F. O方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。


我现在的问题是不知道如何将这个NC引脚接地。
' e) }9 {2 H+ C9 f' Q3 q
& f, p4 R* @7 _

chrysalis

qqtolm 发表于 2015-9-29 10:30
. ^  O$ y+ E' v方法是原理图中选中PART,打开属性页。
  }" z! z% ]4 n$ Z* _, g7 o; f增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect
% Z* j( A% b2 N

qqtolm

chrysalis 发表于 2015-9-29 10:58
看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
, n* j, d: D7 |9 a1 `% G( e( _NC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？
1 G8 [# M" a# l* e0 x

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
& ^& X* F! x7 C6 ?5 J我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connec ...

不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan

学习了

martin221

学习了。